特許
J-GLOBAL ID：200903057088841350
電界放出素子を製造する方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-063839
公開番号（公開出願番号）：特開平9-245618
出願日： 1997年03月03日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 電界放出素子を製造する方法を提供する。【解決手段】 この方法は、i)基板101,201を設ける段階,ii)導電性ロウ106,206を形成する段階,iii)誘電層102,202を形成する段階,iv)レジスト層116,216を形成する段階,v)セルフアセンブルド単一層112,212がエミッタ・ウェル107,207のエッチング・パターンを画定するように、セルフアセンブルド単一層形成用分子種のセルフアセンブルド単一層112,212をレジスト層116,216上に形成する段階,vi)レジスト層116,216をエッチングする段階,vii)誘電層102,202をエッチングする段階,viii)導電性カラム103,203を形成する段階およびix)エミッタ・ウェル107,207内に電子エミッタ構造105,208を形成する段階を含む。
請求項（抜粋）：
電界放出素子(100,200,300,400)を製造する方法であって:表面を有する基板(101,201,301,401)を設ける段階;前記基板の前記表面上に導電性ロウ(106,206,306,406)を形成する段階;前記基板(101,201,301,401)の前記表面上と、前記導電性ロウ(106,206,306,406)上とに,外面を有する誘電層(102,202,302,402)を形成する段階;前記誘電層(102,202,302,402)の前記外面上に、外面(118,218)を有するレジスト層(116,216)を形成する段階;前記レジスト層(116,216)の前記外面(118,218)上に、エミッタ・ウェル・パターンを画定するセルフアセンブルド単一層形成用分子種のセルフアセンブルド単一層(112)を形成する段階;前記エミッタ・ウェル・パターンが前記レジスト層(116,216)に転写されるように、前記セルフアセンブルド単一層(112)に対して化学的に不活性なエッチング剤で前記レジスト層(116,216)をエッチングする段階;前記導電性ロウ(106,206,306,406)に対して化学的に不活性なエッチング剤で前記誘電層(102,202,302,402)をエッチングして、それによりエミッタ・ウェル(107,207,307,407)を形成する段階;前記エミッタ・ウェル(107,207,307,407)内に電子エミッタ構造(105,208)を形成する段階;および前記誘電層(102,202,302,402)の上に導電性カラム(103,203,303,403)を形成する段階;によって構成されることを特徴とする方法。
引用特許：
前のページに戻る
