特許
J-GLOBAL ID：200903057095836892

データ処理回路における係数補間回路

発明者：
村木 保之

村木 保之 について


出願人/特許権者：
ヤマハ株式会社

ヤマハ株式会社 について


代理人 (2件)： 志賀 正武 ,  渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2004-240707
公開番号（公開出願番号）：特開2006-058626
出願日： 2004年08月20日
公開日（公表日）： 2006年03月02日
要約：
【課題】 構成が簡単で、係数補間を行う/行わないを選択することができる係数補間回路を提供する。【解決手段】 プログラムRAM22と、係数の変更時において変更後の新係数が記憶される係数RAM(新)32と、係数の変更時において変更前の旧係数が記憶される係数RAM(中間)34と、プログラムおよび係数に従って動作する演算回路23が設けられている。また、プログラムRAM22内のプログラムおよび係数RAM32、34内の係数を読み出すプログラムカウンタ27と、係数RAM(中間)34内の係数から係数RAM(新)32内の係数に向かって順次変化する係数を生成し、演算回路23へ出力する係数補間回路50が設けられている。そして、プログラムに含まれる補間コントロール信号HCによって係数補間手段50を有効にするか無効にするかが制御され、また、終了判定回路44が係数補間の終了を判定する。【選択図】 図1
請求項（抜粋）：
プログラムが記憶されたプログラムメモリと、 係数が記憶された係数メモリと、 前記プログラムメモリ内のプログラムおよび前記係数メモリ内の係数を読み出すプログラムカウンタと、 前記プログラムおよび前記係数に従って動作する演算回路とを具備するデータ処理回路において、 前記係数の変更時において、変更後の新係数が記憶される新係数メモリと、 前記係数の変更時において、変更前の旧係数が記憶される中間係数メモリと、 前記中間係数メモリ内の旧係数から前記新係数メモリ内の新係数に向かって順次変化する係数を生成する係数生成手段と、 前記プログラムメモリから読み出されたプログラムが係数補間を指示している時は前記係数生成手段の出力を前記演算手段へ出力し、前記プログラムが係数補間を指示していない時は前記新係数メモリから読み出される係数を前記演算手段へ出力する選択手段と、 を具備することを特徴とするデータ処理回路における係数補間回路。
IPC (2件)：
G10K 15/12 ,  G10H 1/02
FI (2件)：
G10K15/00 B ,  G10H1/02
Fターム (8件)：
5D108AA02 ,  5D108AB05 ,  5D108AB07 ,  5D378BB06 ,  5D378BB07 ,  5D378BB23 ,  5D378BB25 ,  5D378XX10
引用特許：
出願人引用 (3件) 審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM