特許
J-GLOBAL ID：200903057402583913
強誘電体型不揮発性半導体メモリ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-252375
公開番号（公開出願番号）：特開2003-068990
出願日： 2001年08月23日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】強誘電体層を形成する際の高温での酸化熱処理によっても信頼性が低下することのない構造を有する強誘電体型不揮発性半導体メモリの製造方法を提供する。【解決手段】選択用トランジスタとメモリセルを有する強誘電体型不揮発性半導体メモリの製造方法は、選択用トランジスタを形成する工程と、全面に絶縁層16を形成する工程と、パターニングされた第1の電極21を絶縁層16上に形成する工程と、少なくとも第1の電極21上に強誘電体層22を形成する工程と、一方のソース/ドレイン領域14Aと第1の電極21とを電気的に接続する接続部18,18Aを形成する工程と、強誘電体層22上に第2の電極23を形成する工程を具備する。
請求項（抜粋）：
(A)半導体基板に形成され、ソース/ドレイン領域及びゲート電極を備えた選択用トランジスタ、及び、(B)選択用トランジスタの上方に絶縁層を介して形成された第1の電極と、少なくとも該第1の電極上に形成され強誘電体層と、該強誘電体層上に形成された第2の電極から成るメモリセル、を有する強誘電体型不揮発性半導体メモリの製造方法であって、(a)選択用トランジスタを形成する工程と、(b)全面に絶縁層を形成する工程と、(c)パターニングされた第1の電極を絶縁層上に形成する工程と、(d)少なくとも第1の電極上に強誘電体層を形成する工程と、(e)一方のソース/ドレイン領域と第1の電極とを電気的に接続する接続部を形成する工程と、(f)強誘電体層上に第2の電極を形成する工程、を具備することを特徴とする強誘電体型不揮発性半導体メモリの製造方法。
IPC (2件)：
H01L 27/105
, G11C 11/22 501
G11C 11/22 501 Z
, H01L 27/10 444 B
, H01L 27/10 444 Z
5F083FR01
, 5F083GA09
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA53
, 5F083KA19
, 5F083MA06
, 5F083MA16
, 5F083MA17
, 5F083NA01
, 5F083NA08
, 5F083PR33
, 5F083PR39
, 5F083PR40
