特許
J-GLOBAL ID：200903057456467064
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-247094
公開番号（公開出願番号）：特開2000-077540
出願日： 1998年09月01日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 製造工程を増加させることなく、電気的特性の劣化を防止することによって、高速化に適合したCMOS半導体装置を提供するものである。【解決手段】 表面チャネル型CMOSのゲート電極8において、NMOS側のゲート電極8’の高さがPMOS側のゲート電極8”の高さより低くなるように構成された半導体装置100。
請求項（抜粋）：
表面チャネル型CMOSのゲート電極において、NMOS側のゲート電極の高さがPMOS側のゲート電極の高さより低いことを特徴とする半導体装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
5F048AC03
, 5F048BA01
, 5F048BB01
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB09
, 5F048BB13
, 5F048BF03
, 5F048BG12
, 5F048DA25
