特許
J-GLOBAL ID:200903057562323055
不揮発性半導体記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
伊丹 勝
公報種別:公開公報
出願番号(国際出願番号):特願平11-224232
公開番号(公開出願番号):特開2001-052487
出願日: 1999年08月06日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】 通常のデータ読出しに対して書込みベリファイ読出しのメモリセル電流を大きくすることにより、高速書き換えを可能としたNAND型EEPROMを提供する。【解決手段】 NANDセルは、複数個直列接続されたメモリセルMC0〜MC31と選択トランジスタSST,GSTにより構成される。データ書込み時、選択ブロックの選択ワード線には書込み電圧Vpgmを与え、非選択ワード線にはパス電圧Vpass2を与えて選択メモリセルで浮遊ゲートに電子注入させる。データ書き込み後のベリファイ読出し動作では、選択ワード線にベリファイ読出し電圧、非選択ワード線にはパス電圧Vpass3を与える。ベリファイ読み出し時の非選択ワード線に与えるパス電圧Vpass3は、通常のデータ読み出し時に非選択ワード線に与えるパス電圧Vpass1より高い値に設定される。
請求項(抜粋):
電気的書き換え可能なメモリセルが複数個ずつメモリセルユニットを構成してマトリクス配列されたメモリセルアレイと、アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、前記メモリセルアレイからの読出しデータを検知し、前記メモリセルアレイへの書込みデータをラッチするセンスアンプ回路と、前記デコード回路により選択されたメモリセルユニットの中の選択されたメモリセルのデータ読出しを行う読出し制御手段と、前記デコード回路により選択されたメモリセルユニットの中の選択されたメモリセルに書込み用電圧を与えてデータ書込みを行う書込み制御手段と、この書込み制御手段によるデータ書込み状態を確認するために、選択されたメモリセルについて、その導通時のメモリセル電流が前記読出し制御手段によるデータ読み出し時に比べて大きくなるバイアス条件でデータ読出しを行う書込みベリファイ読出し制御手段と、を有することを特徴とする不揮発性半導体記憶装置。
IPC (5件):
G11C 16/02
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (3件):
G11C 17/00 601 A
, H01L 27/10 434
, H01L 29/78 371
Fターム (35件):
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD02
, 5B025AD03
, 5B025AD04
, 5B025AD05
, 5B025AD06
, 5B025AD08
, 5B025AD09
, 5B025AE05
, 5F001AA25
, 5F001AB08
, 5F001AB09
, 5F001AD41
, 5F001AD51
, 5F001AD53
, 5F001AE02
, 5F001AE03
, 5F083EP02
, 5F083EP23
, 5F083EP27
, 5F083EP32
, 5F083EP76
, 5F083ER22
, 5F083ER23
, 5F083GA01
, 5F083GA09
, 5F083GA22
, 5F083KA05
, 5F083LA03
, 5F083LA04
, 5F083LA05
, 5F083LA10
, 5F083LA16
引用特許:
前のページに戻る