特許
J-GLOBAL ID：200903057604885709
チップ素子及びチップ素子の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
村井 隆
公報種別：公開公報
出願番号（国際出願番号）：特願平10-064511
公開番号（公開出願番号）：特開平11-251866
出願日： 1998年02月27日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 外部電極の小型化、外形の小型化を図り、ひいては高密度実装を実現可能なチップ素子を提供する。【解決手段】 基材21の実装主面21aに電極パターン25を設けるとともにフェースダウン実装用外部電極としてのバンプ電極22を設けたチップ素子において、電極パターン25の少なくとも一部を覆わずに残した縁部が形成されるように実装主面21aの少なくとも一部に重なる絶縁層31を設け、さらに絶縁層31に重なって実装主面21aに対して間隙をおいて実装主面上を保護する保護層32を設け、前記バンプ電極22が前記絶縁層31及び保護層32の縁部に接しながら電極パターン25に接続された構成となっている。
請求項（抜粋）：
基材の実装主面に電極パターンを設けるとともにフェースダウン実装用の外部電極を設けたチップ素子において、前記電極パターンの少なくとも一部を覆わずに残した縁部が形成されるように前記実装主面の少なくとも一部に重なる少なくとも一層の絶縁層を設け、前記外部電極が前記絶縁層の前記縁部に接しながら前記電極パターンに接続されていることを特徴にするチップ素子。
IPC (2件)：
FI (2件)：
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
