特許

J-GLOBAL ID：200903057606036776

半導体記憶装置の製造方法

発明者： 山▲崎▼ 信夫 ,  石原 数也
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309292
公開番号（公開出願番号）：特開2000-138350
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】 スタック型強誘電体メモリ素子において、下部電極加工後の酸素含有雰囲気中での高温熱処理が、下部電極やバリアメタル層の酸化が生じてしまうため不可能であった。そのため、不安定で信頼性の低い強誘電体メモリ素子しか得られなかった。【解決手段】 下部竜極およびバリアメタル層の加工後に酸化バリア層を形成下後に高温酸素含有雰囲気の熱処理を行うことにより、下部電極やバリアメタル層の酸化を防ぎ、その結果剥離やヒロックの発生を抑え、良好な電気的特性と高信頼性を有する半導体記憶装置を提供することができる。

請求項（抜粋）：

層間絶縁膜上に形成された強誘電体膜をキャパシタ絶縁膜として用いたキャパシタと、半導体基板に形成されたトランジスタとをコンタクトプラグで電気的に接続した半導体記憶装置の製造方法において、上記層間絶縁膜上に形成された上記キャパシタの上部電極材料、上記強誘電体材料及び上記キャパシタの下部電極材料を順次パターニングし、キャパシタ部を形成した後に、酸化バリア層を形成する工程と、上記酸化バリア層形成後に酸素含有雰囲気中でプロセス損傷回復のための熱処理工程とを含むことを特徴とする、半導体記憶装置の製造方法。

IPC (6件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (19件)：

5F001AA17 ,  5F001AD33 ,  5F001AF07 ,  5F001AG10 ,  5F083AD21 ,  5F083FR02 ,  5F083GA02 ,  5F083JA13 ,  5F083JA15 ,  5F083JA36 ,  5F083JA38 ,  5F083JA40 ,  5F083JA42 ,  5F083MA06 ,  5F083MA17 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33 ,  5F083PR40

引用特許：

審査官引用 (4件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平5-254378   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション
• キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平11-192320   出願人：三星電子株式会社
• 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-055558   出願人：三星電子株式会社
• 誘電体キャパシタおよびその製造方法
  公報種別：公開公報   出願番号：特願平9-288690   出願人：ソニー株式会社