特許
J-GLOBAL ID：200903057713301105
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-327246
公開番号（公開出願番号）：特開平9-167807
出願日： 1995年12月15日
公開日（公表日）： 1997年06月24日
要約：
【要約】【課題】 ゲートバーズビークを抑え、カップリングの良好化を図ることにより、常に、良好な書き込み特性および消去特性を呈する半導体装置、および前記半導体装置を容易に、かつ歩留まりよく製造できる製造方法の提供。【解決手段】ゲート酸化膜4a,第1の電極層4b,ゲート絶縁膜4cおよび第2の電極層4dを順次積層した構成のゲート構造4を備えた半導体装置であって、前記ゲート絶縁膜4cは少なくとも第1の電極層4bおよび第2の電極層4dにそれぞれ接する層がチッ化ケイ素4c1 ,4c3 で形成され、かつチッ化ケイ素層4c1 ,4c3 間に酸化ケイ素層4c2 を介挿させた積層型であることを特徴とする半導体装置である。
請求項（抜粋）：
ゲート絶縁膜および電極層を順次積層した構成のゲート構造を備えた半導体装置であって、前記ゲート絶縁膜は、少なくとも電極層に接する層がチッ化ケイ素で形成され、かつチッ化ケイ素層および酸化ケイ素層の積層型であることを特徴とする半導体装置。
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 21/316
, H01L 27/115
H01L 29/78 371
, H01L 21/316 S
, H01L 27/10 434
