セルフタイミングコントロール回路

発明者： ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-331364
公開番号（公開出願番号）：特開2000-163999
出願日： 1998年11月20日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】DLL回路を利用したセルフタイミングコントロール回路が生成するタイミングクロックの調整された位相が、製造ばらつきにより最適値から変動することを防止する。【解決手段】本発明のセルフタイミングコントロール回路は、容量負荷が固定されたダミーロードの代わりに、容量負荷を電気的に調整可能な可変ダミーロードを設置する。本発明によれば、デバイスのウェハ試験工程において、可変ダミーロードの容量負荷を調整して最適値に設定することができる。最適値に設定された可変ダミーロードの容量負荷は、フューズ等のプログラム可能なメモリ内に設定値が固定される。これにより、製造上のばらつき等によるダミーロード容量負荷の変動を補正することができ、クロック発生器での位相調整をより正確に行うことができる。

請求項（抜粋）：

供給される供給クロックを遅延させて前記供給クロックと所定の位相関係を有するタイミングクロックを生成するセルフタイミングコントロール回路において、前記供給クロックが入力され、当該供給クロックの周波数に応じて制御された遅延量だけ該供給クロックを遅延させる第1の可変遅延回路と、前記第1の可変遅延回路に接続され、前記供給クロックの周波数にかかわらず設定された所定の遅延量だけ前記供給クロックを遅延させる追加遅延回路とを有し、前記追加遅延回路は、前記遅延量が可変設定される可変ダミーロードを有し、当該遅延量を設定するプログラマブルメモリにより前記可変ダミーロードの遅延量が可変設定されることを特徴とするセルフタイミングコントロール回路。

IPC (6件)：

G11C 29/00 671 , G06F 1/06 , G06F 1/10 , G11C 11/407 , H03L 7/00 , H03K 5/135

FI (7件)：

G11C 29/00 671 Z , H03L 7/00 D , H03K 5/135 , G06F 1/04 312 A , G06F 1/04 330 A , G11C 11/34 354 C , G11C 11/34 362 S

Fターム (42件)：

5B024AA03 , 5B024BA21 , 5B024BA23 , 5B024CA07 , 5B024CA11 , 5B024EA01 , 5B079AA07 , 5B079CC02 , 5B079CC08 , 5B079CC14 , 5B079CC17 , 5B079DD03 , 5B079DD06 , 5B079DD17 , 5J001AA11 , 5J001BB10 , 5J001BB11 , 5J001BB12 , 5J001BB14 , 5J001BB24 , 5J001CC03 , 5J001DD01 , 5J001DD04 , 5J106AA03 , 5J106CC21 , 5J106CC52 , 5J106CC58 , 5J106DD24 , 5J106GG04 , 5J106HH02 , 5J106KK32 , 5J106KK37 , 5J106LL02 , 5L106AA01 , 5L106AA02 , 5L106DD12 , 5L106DD32 , 5L106DD37 , 5L106EE03 , 5L106FF05 , 5L106GG03 , 5L106GG07

引用特許：

審査官引用 (4件)

半導体装置、半導体装置システム及びディジタル遅延回路
公報種別：公開公報出願番号：特願平8-339988 出願人：富士通株式会社
集積回路
公報種別：公開公報出願番号：特願平9-091238 出願人：富士通株式会社
遅延回路装置
公報種別：公開公報出願番号：特願平7-307950 出願人：日本電気株式会社

全件表示

前のページに戻る