特許
J-GLOBAL ID：200903057884281960

半導体記憶装置及びデータの格納方法

発明者：
石崎 達也

石崎 達也 について

, 
中村 博功

中村 博功 について

, 
黒川 敬之

黒川 敬之 について

, 
牛越 謙一

牛越 謙一 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2008-003438
公開番号（公開出願番号）：特開2009-048753
出願日： 2008年01月10日
公開日（公表日）： 2009年03月05日
要約：
【課題】従来の半導体記憶装置では、多次元空間を有するデータを低消費電力で扱うことができなかった。【解決手段】本発明の一態様は、多次元空間を有するデータをデータの座標情報に基づき格納する半導体記憶装置であって、データを記憶する記憶セルが格子状に配置されたセルアレイ17と、行方向に配置された記憶セルを活性化させる複数のワード線のいずれか一本を選択して駆動するワード線セレクタ16と、列方向に配置された記憶セルに対してデータの書き込み及び読み出しを行なうライトアンプ/センスアンプ18と、選択したライトアンプ/センスアンプへのデータの入出力を行なうアンプセレクタ19と、データの座標情報に基づきワード線セレクタ16に与える一つの行アドレスCAXを生成し、データの座標情報を一次元化して、アンプセレクタ19に与える列アドレスCAYを生成するアドレス変換回路15と、を有する半導体記憶装置である。【選択図】図1
請求項（抜粋）：
多次元の空間を有するデータを前記データの座標情報に基づき格納する半導体記憶装置であって、 前記データを記憶する記憶セルが格子状に配置されたセルアレイと、 行方向に配置された前記記憶セルを活性化させる複数のワード線のいずれか一本を選択して駆動するワード線セレクタと、 列方向に配置された前記記憶セルに対してデータの書き込み及び読み出しを行なう複数のライトアンプ及びセンスアンプと、 前記複数のライトアンプ及びセンスアンプのうちいずれか1つを選択して、選択したライトアンプ及びセンスアンプへの前記データの入出力を行なうアンプセレクタと、 前記データの前記座標情報に基づき前記ワード線セレクタに与える一つの行アドレスを生成し、前記データの前記座標情報を一次元化して、前記アンプセレクタに与える列アドレスを生成するアドレス変換回路と、 を有する半導体記憶装置。
IPC (2件)：
G11C 11/401 ,  G11C 11/407
FI (2件)：
G11C11/34 371H ,  G11C11/34 362S
Fターム (16件)：
5M024AA04 ,  5M024BB18 ,  5M024BB20 ,  5M024BB27 ,  5M024BB35 ,  5M024BB36 ,  5M024DD21 ,  5M024DD28 ,  5M024DD95 ,  5M024JJ02 ,  5M024JJ20 ,  5M024KK25 ,  5M024LL01 ,  5M024PP01 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM