メモリコントローラ

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：吉岡宏嗣
公報種別：公開公報
出願番号（国際出願番号）：特願2001-151223
公開番号（公開出願番号）：特開2002-342159
出願日： 2001年05月21日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】ダイナミックランダムアクセスメモリに対するアクセスを効率良く行うこと。【解決手段】デバイスからメモリコントローラ1に対してアクセス要求が出力されたときに、メモリコントローラ1は、アクセス要求を基にメモリサイクルa0でバンクb0のうちロウアドレスra0で指定されたページをアクティブ化し、その後、バンクb0のページに対するリードアクセスが行われる前に、次のアクセス対象となるバンク1に対して先行プリチャージを実行し、バンクb0のリードアクセスの後、描画処理により、バンク0からバンクb1にアクセスするためにページミスヒットが発生したときに、プリチャージを実行することなく直ちにバンクb1に対するアクティブ化を実行する。

請求項（抜粋）：

データ記憶エリアが複数のバンクに分割されているとともに各バンクが複数のページに分割されているダイナミックランダムアクセスメモリに対するアクセス要求を受けたときに、前記アクセス要求を基にアクセス対象のページをアクティブ化し、前記アクティブ化されたページに対してアクセスを実行するに先だって、その後アクセス対象となるページに対して先行プリチャージを実行するメモリ制御手段を備えてなるメモリコントローラ。

IPC (3件)：

G06F 12/06 540 , G06F 12/06 550 , G06F 12/02 590

FI (3件)：

G06F 12/06 540 E , G06F 12/06 550 A , G06F 12/02 590 B

Fターム (4件)：

5B060AB19 , 5B060CA05 , 5B060CA15 , 5B060CD12

引用特許：

審査官引用 (7件)

同期型DRAMのアクセス方法、インタフェース回路、及び、半導体集積回路装置
公報種別：公開公報出願番号：特願平10-157684 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
マイクロプロセッサ
公報種別：公開公報出願番号：特願平10-339626 出願人：日本電気株式会社
ディスプレイコントローラ
公報種別：公開公報出願番号：特願平7-280776 出願人：株式会社東芝

全件表示

前のページに戻る