特許
J-GLOBAL ID:200903058038653010

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 畑 泰之
公報種別:公開公報
出願番号(国際出願番号):特願平11-060428
公開番号(公開出願番号):特開2000-260728
出願日: 1999年03月08日
公開日(公表日): 2000年09月22日
要約:
【要約】【課題】 低温プロセスで浅いソース/ドレイン拡散層を形成でき、低抵抗な素子を得ることができる半導体装置の製造方法を提供することにある。【解決手段】 基板表面の結晶状態を乱した後、ソース/ドレイン拡散層のための不純物を結晶状態が乱された層と同等もしくはそれ以上の深さまでイオン注入する。不純物を活性化させるためのアニール処理の条件を低温(500°C〜650°C)にすることによって、結晶状態が乱された領域内の不純物は活性化するが、それより深い位置にある不純物は活性化しない。即ち、結晶状態が乱された領域の深さでソース/ドレイン拡散層の接合の深さを制御することができ、容易に浅い接合が得られる。
請求項(抜粋):
半導体層にイオンを注入することで、前記半導体層の表面から浅い領域の結晶状態を乱す工程と、前記半導体層に不純物イオンをイオン注入する工程と、前記イオン注入した不純物を低温アニール処理で活性化させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/265 ,  H01L 29/78
FI (2件):
H01L 21/265 F ,  H01L 29/78 301 S
Fターム (9件):
5F040DA13 ,  5F040DC01 ,  5F040EC07 ,  5F040EH02 ,  5F040EH05 ,  5F040EJ03 ,  5F040FA19 ,  5F040FC00 ,  5F040FC15
引用特許:
審査官引用 (3件)

前のページに戻る