特許
J-GLOBAL ID:200903058058382241

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平8-051368
公開番号(公開出願番号):特開平9-246464
出願日: 1996年03月08日
公開日(公表日): 1997年09月19日
要約:
【要約】【課題】 LSI チップどうしの接合部や、LSI チップ表面に作用する応力を低減し、信頼性の高い半導体装置を得ることができる。【解決手段】 ダイボンディングした第1のLSI チップ1と、この第1のLSI チップ1にフェイスダウンボンディングした第2のLSI チップ5と、第1のLSI チップ1と第2のLSI チップ5間に第2のLSI チップ5の側面5aをも覆って充填した絶縁性樹脂2と、第1のLSI チップ1と第2のLSI チップ5を封止した封止樹脂10とを備えたものである。
請求項(抜粋):
ダイボンディングした第1のLSI チップと、この第1のLSI チップにフェイスダウンボンディングした第2のLSI チップと、前記第1のLSI チップと前記第2のLSI チップ間に前記第2のLSI チップの側面をも覆って充填した絶縁性樹脂と、前記第1のLSI チップと前記第2のLSI チップを封止した封止樹脂とを備えた半導体装置。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る