特許

J-GLOBAL ID：200903058153486348

CMOS出力回路

発明者： 坂田 大輔
出願人/特許権者： 新日本無線株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-225193
公開番号（公開出願番号）：特開2000-049586
出願日： 1998年07月27日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 貫通電流を抑圧し、安定性、信頼性の向上を図る。【解決手段】 入力端子7の入力が論理値Lowから論理値Highへ変わると、第1のNAND回路10の出力も論理値Lowから論理値Highへ変化してゆき、第1の基準電圧Vthpを越えると第1の比較器5の出力は、論理値Highとなり、第1のAND回路11では論理和が成立して出力は、論理値Highとなり、pチャンネルMOSトランジスタ1に遅れてnチャンネルMOSトランジスタ2が導通状態とされるようになっている。

請求項（抜粋）：

pチャンネルMOSトランジスタとnチャンネルMOSトランジスタとが直列接続されて出力段を構成してなるCMOS出力回路において、前記pチャンネルMOSトランジスタのゲート信号を発生する第1のゲート駆動手段と、前記nチャンネルMOSトランジスタのゲート信号を発生する第2のゲート駆動手段と、第1の基準電圧と前記pチャンネルMOSトランジスタのゲート電圧とを比較し、前記pチャンネルMOSトランジスタのゲート電圧が前記第1の基準電圧を越える場合に論理値Highに対応する信号を出力する第1の比較手段と、第2の基準電圧と前記nチャンネルMOSトランジスタのゲート電圧とを比較し、前記nチャンネルMOSトランジスタのゲート電圧が前記第2の基準電圧を下回る場合に論理値Highに対応する信号を出力する第2の比較手段と、を具備し、前記第1のゲート駆動手段は、CMOS出力回路の入力が前記pチャンネルMOSトランジスタを導通状態とする論理状態に設定され、かつ、前記第2の比較手段の出力が論理値Highの状態である場合に、前記pチャンネルMOSトランジスタを導通状態とするゲート信号を出力し、前記第2のゲート駆動手段は、CMOS出力回路の入力が前記nチャンネルMOSトランジスタを導通状態とする論理状態に設定され、かつ、前記第1の比較手段の出力が論理値Highの状態である場合に、前記nチャンネルMOSトランジスタを導通状態とするゲート信号を出力することを特徴とするCMOS出力回路。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/16

FI (3件)：

H03K 19/00 101 F ,  H03K 17/16 L ,  H01L 27/08 321 L

Fターム (38件)：

5F048AA07 ,  5F048AB03 ,  5F048AB07 ,  5F048AB10 ,  5F048AC03 ,  5F048BA01 ,  5F048CC02 ,  5F048CC08 ,  5J055AX27 ,  5J055AX55 ,  5J055AX56 ,  5J055AX64 ,  5J055BX16 ,  5J055CX24 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY22 ,  5J055EZ07 ,  5J055EZ10 ,  5J055EZ25 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX08 ,  5J056AA04 ,  5J056BB19 ,  5J056BB35 ,  5J056CC09 ,  5J056DD13 ,  5J056DD29 ,  5J056EE04 ,  5J056FF06 ,  5J056KK02

引用特許：

審査官引用 (6件)

• 電力スイッチの貫通電流を減少させる比較器回路
  公報種別：公開公報   出願番号：特願平7-304671   出願人：テキサスインスツルメンツインコーポレイテツド
• 信号線駆動回路
  公報種別：公開公報   出願番号：特願平6-196746   出願人：富士通株式会社
• CMOS駆動回路
  公報種別：公開公報   出願番号：特願平5-020884   出願人：ソニー株式会社
• 特開平4-358413
  
• 特開平3-173221
  
• 特開平3-135111