特許
J-GLOBAL ID：200903058166003923
実装方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
西川 惠清
, 森 厚夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-114686
公開番号（公開出願番号）：特開2008-270672
出願日： 2007年04月24日
公開日（公表日）： 2008年11月06日
要約：
【課題】実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できる実装方法を提供する。【解決手段】実装基板20における各チップ10それぞれの搭載位置にチップ接続用電極21を形成するチップ接続用電極形成工程および実装基板20への搭載前の複数個のチップ10を載置するチップ支持用基板30において上記搭載位置に対応する各位置にチップ10を当該チップ10の実装用電極11を上面側として載置するチップ載置工程を含む接合準備工程を行い、その後、チップ支持用基板30と実装基板20とを対向配置してから各チップ10の実装用電極11および実装基板20の各チップ接続用電極21それぞれの表面を一括して活性化し、次に、実装用電極11とチップ接続用電極21との全部を常温下で接合し、続いて、チップ支持用基板30を各チップ10から引き離す。【選択図】図1
請求項（抜粋）：
複数個のチップを1枚の実装基板に実装する実装方法であって、実装基板における各チップそれぞれの搭載位置にチップ接続用電極を形成するチップ接続用電極形成工程および実装基板への搭載前の複数個のチップを載置するチップ支持用基板において前記搭載位置に対応する各位置にチップを当該チップの実装用電極を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後にチップ支持用基板と実装基板とを対応する実装用電極とチップ接続用電極とが離間して向かい合うように対向配置してから各チップの実装用電極および実装基板の各チップ接続用電極それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後にチップ支持用基板と実装基板とを近づけて対応する実装用電極とチップ接続用電極とを常温下で接合する接合工程と、接合工程の後にチップ支持用基板を各チップから引き離す引離工程とを備えることを特徴とする実装方法。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5F044KK02
, 5F044KK16
, 5F044KK21
, 5F044LL00
出願人引用 (1件)
-
半導体装置の製造方法
公報種別：公開公報
出願番号：特願平4-298515
出願人：シャープ株式会社
審査官引用 (2件)
前のページに戻る
