特許

J-GLOBAL ID：200903058199814145

凹部形成された半導体デバイス

発明者： リー、シン-フー ピー. ,  グリーン、ブルース エム. ,  ハーティン、オリン エル. ,  ラン、エレン ワイ. ,  ワイツェル、チャールズ イー.
出願人/特許権者： フリースケール セミコンダクター インコーポレイテッド
代理人 (1件)： 桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2007-529864
公開番号（公開出願番号）：特表2008-511172
出願日： 2005年07月22日
公開日（公表日）： 2008年04月10日
要約：

半導体構造は、第1半導体層(22)と、第1半導体層上の第2半導体層(22)と、第2半導体層上の第3半導体層(25)と、第3半導体層上の第4半導体層(26)とを含む。第1導電体部分(144)は、第1半導体層に結合し、第2導電体部分(50)は、第1半導体層上に形成される。

請求項（抜粋）：

半導体構造であって、 第1半導体層と、 前記第1半導体層上の第2半導体層と、 前記第2半導体層上の第3半導体層と、 前記第3半導体層上の第4半導体層と、 前記第1半導体層に結合した第1導電体部分と、 前記第1半導体層上の第2導電体部分とを備える半導体構造。

IPC (3件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (1件)：

H01L29/80 H

Fターム (26件)：

5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM06 ,  5F102GM08 ,  5F102GN04 ,  5F102GQ01 ,  5F102GQ02 ,  5F102GR04 ,  5F102GR10 ,  5F102GS01 ,  5F102GS02 ,  5F102GS04 ,  5F102GT01 ,  5F102GT03 ,  5F102GT06 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC15

引用特許：

審査官引用 (3件)

• ヘテロ接合電界効果トランジスタ
  公報種別：公開公報   出願番号：特願2002-205911   出願人：株式会社村田製作所
• 電界効果型トランジスタ
  公報種別：公開公報   出願番号：特願2001-147526   出願人：日本電気株式会社
• 電界効果型トランジスタ
  公報種別：公開公報   出願番号：特願平10-168602   出願人：日本電気株式会社