特許
J-GLOBAL ID:200903058440673582
不揮発性半導体記憶装置、及びその製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2008-065882
公開番号(公開出願番号):特開2009-224465
出願日: 2008年03月14日
公開日(公表日): 2009年10月01日
要約:
【課題】安価に高集積化された且つ動作の遅延を抑制した不揮発性半導体記憶装置、及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置100は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスをMS有する。メモリストリングスMSは、半導体基板Baに対して垂直方向に延びるメモリ柱状半導体層34と、メモリ柱状半導体層34の周りにバリヤ絶縁層35を介して形成された電荷蓄積層36と、電荷蓄積層36の周りにブロック絶縁層37を介して形成された第1〜第4ワード線導電層31a〜31dとを備える。第1〜第4ワード線導電層31a〜31dは、2次元的に広がって形成され、上下に位置する第1〜第4ワード線導電層31a〜31dの間に空隙Ag1〜Ag4が形成されている。【選択図】図5
請求項(抜粋):
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、
前記メモリストリングスは、
基板に対して垂直方向に延びる柱状半導体と、
前記柱状半導体の周りに第1の絶縁層を介して形成された電荷蓄積層と、
前記電荷蓄積層の周りに第2の絶縁層を介して形成された導電層とを備え、
各々の前記導電層は、2次元的に広がって形成され、
上下に位置する前記導電層の間に空隙が形成されている
ことを特徴とする不揮発性半導体記憶装置。
IPC (4件):
H01L 21/824
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L27/10 434
, H01L29/78 371
Fターム (26件):
5F083EP18
, 5F083EP33
, 5F083EP34
, 5F083EP48
, 5F083EP49
, 5F083GA01
, 5F083GA02
, 5F083GA10
, 5F083GA12
, 5F083JA03
, 5F083JA19
, 5F083JA35
, 5F083JA39
, 5F083JA53
, 5F083KA01
, 5F083MA06
, 5F083MA16
, 5F083PR06
, 5F083PR40
, 5F101BA45
, 5F101BA47
, 5F101BB02
, 5F101BB08
, 5F101BD16
, 5F101BD22
, 5F101BD30
引用特許:
出願人引用 (8件)
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-264928
出願人:舛岡富士雄, シャープ株式会社
-
米国特許第5599724号
-
米国特許第5707885号
全件表示
審査官引用 (5件)
全件表示
前のページに戻る