特許
J-GLOBAL ID：200903058638008916
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-159996
公開番号（公開出願番号）：特開平10-012883
出願日： 1996年06月20日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】 基板浮遊効果が問題となるような、pチャンネル絶縁ゲート型半導体デバイスにおいて、リーク電流の発生を伴うことなく、チャンネル領域に蓄積した電子を有効に吸い出すことのできる半導体装置を実現する。【解決手段】 基板浮遊効果を抑制し、ドレイン耐圧を向上させるための新規な構造であり、具体的にはp+ ソース領域又はp+ ドレイン領域の少なくとも一部もしくは全部、又はその上部もしくは下部にSix Ge1-x ,Six Sn1-x 等のチャンネル部を構成している第1の半導体領域(シリコン)よりも禁制帯幅の小さい第2の半導体の領域(狭バンドギャップ半導体領域)を形成する。
請求項（抜粋）：
第1の絶縁膜上に形成されたn型の第1の半導体領域と、ソース領域と、ドレイン領域と、該第1の半導体領域の上部に形成されたゲート絶縁膜としての第2の絶縁膜を介して該第1の半導体領域を流れる電流を制御するゲート電極とを有するトランジスタを少なくとも含む半導体装置であって、該ソースおよびドレイン領域にはp型不純物元素が含まれ、該ソースおよびドレイン領域の少なくとも一方の領域の少なくとも一部又は全部あるいは一部チャンネル領域に至るまでが前記第1の半導体領域よりも禁制帯幅の小さい第2の半導体領域から成ることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 616 V
, H01L 29/78 626 B
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
