特許
J-GLOBAL ID：200903058651347037
PWM制御インバータの制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
森田 雄一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-154212
公開番号（公開出願番号）：特開平6-351255
出願日： 1993年06月01日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】 インバータ出力電圧の変動を抑制し、電圧波形の歪を解消する。【構成】 2アーム変調制御され、かつ、オン遅延時間を設けた電圧形PWM制御インバータの制御回路であって、オン遅延時間に起因するインバータ出力電圧の誤差を補償する電圧補償量edu,edv,edwを補償量演算器3により演算し、この電圧補償量を各相のもとの出力電圧指令値eu*,ev*,ew*に加算して得た新たな電圧指令値をインバータ20に与えるようにした制御回路に関する。補償量演算器3は、ある相の上下アームの半導体スイッチ素子が全オンまたは全オフの区間にあれば、その相の出力電流極性及び出力電圧指令値極性により求めた半導体スイッチ素子による順方向電圧降下分を他相の前記電圧補償量に重畳させ、その相の電圧補償量をゼロクリアする手段を備える。
請求項（抜粋）：
2アーム変調制御され、かつ、上下アームの半導体スイッチ素子の同時オンを防止するためのオン遅延時間を設けた電圧形PWM制御インバータの制御回路であって、オン遅延時間に起因するインバータ出力電圧の誤差を補償する電圧補償量を補償量演算器により演算し、この電圧補償量を各相のもとの出力電圧指令値に加算して得た新たな電圧指令値をインバータに与えるようにした制御回路において、前記補償量演算器は、ある相の上下アームの半導体スイッチ素子が全オンまたは全オフの区間にあれば、当該相の出力電流極性及び出力電圧指令値極性により求めた半導体スイッチ素子による順方向電圧降下分を他相の前記電圧補償量に重畳させ、当該相の電圧補償量をゼロクリアする手段を備えたことを特徴とするPWM制御インバータの制御回路。
IPC (3件)：
H02M 7/48
, H02J 3/18
, H02M 7/537
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
