薄膜トランジスタアレイ基板及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (5件)：曾我道照 , 曾我道治 , 古川秀利 , 鈴木憲七 , 梶並順
公報種別：公開公報
出願番号（国際出願番号）：特願2003-399826
公開番号（公開出願番号）：特開2004-310043
出願日： 2003年11月28日
公開日（公表日）： 2004年11月04日
要約：

【課題】基板構造及び製造工程を単純化させることができる薄膜トランジスタアレイ基板及びその製造方法を提供する。【解決手段】薄膜トランジスタアレイ基板に、ゲート電極に接続されたゲートライン、ゲートラインに接続されたゲートパッドを含むゲートパターンと、ソース電極と接続されたデータライン、データラインと接続されたデータパッド、ゲートラインと重畳されるように形成されたストレージ電極を含むソース/ドレインパターンと、ソース/ドレインパターンに沿ってその下部に形成された半導体パターンと、ドレイン電極とストレージ電極に接続された画素電極、ゲートパッドを覆うように形成されたゲートパッド保護電極、データパッドを覆うように形成されたデータパッド保護電極を含む透明電極パターンと、透明電極パターンが形成された領域を除外した余りの領域に積層されたゲート絶縁パターンと保護膜パターンを具備する。【選択図】図4

請求項（抜粋）：

薄膜トランジスタアレイ基板に、薄膜トランジスタのゲート電極、ゲート電極に接続されたゲートライン、ゲートラインに接続されたゲートパッドを含むゲートパターンと、前記薄膜トランジスタのソース電極及びドレイン電極、前記ソース電極と接続されたデータライン、前記データラインと接続されたデータパッド、前記ゲートラインと重畳されるように形成されたストレージ電極を含むソース/ドレインパターンと、前記ソース/ドレインパターンに沿ってその下部に形成された半導体パターンと、前記ドレイン電極とストレージ電極に接続された画素電極、前記ゲートパッドを覆うように形成されたゲートパッド保護電極、前記データパッドを覆うように形成されたデータパッド保護電極を含む透明電極パターンと、前記透明電極パターンが形成された領域を除去した余りの領域に積層されたゲート絶縁パターンと保護膜パターンを具備することを特徴とする薄膜トランジスタアレイ基板。

IPC (3件)：

G09F9/30 , G02F1/1345 , G02F1/1368

FI (3件)：

G09F9/30 338 , G02F1/1345 , G02F1/1368

Fターム (31件)：

2H092GA32 , 2H092GA40 , 2H092JA26 , 2H092JA28 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JA46 , 2H092JA47 , 2H092JA48 , 2H092JB57 , 2H092KA05 , 2H092KA18 , 2H092KB04 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA18 , 2H092NA27 , 2H092NA29 , 5C094AA43 , 5C094AA44 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA09 , 5C094DA13 , 5C094DB01 , 5C094EA04 , 5C094FB14 , 5C094GB10

引用特許：

審査官引用 (7件)

薄膜トランジスタマトリックスの製造方法
公報種別：公開公報出願番号：特願平4-248454 出願人：富士通株式会社
液晶表示装置用薄膜トランジスタ基板及びその製造方法
公報種別：公開公報出願番号：特願2000-000160 出願人：三星電子株式会社
アクティブマトリクス表示装置の製造方法
公報種別：公開公報出願番号：特願平6-222193 出願人：株式会社東芝

全件表示

前のページに戻る