特許
J-GLOBAL ID：200903058702519539

容量素子、半導体装置およびその製造方法

発明者：
丸山 研二

丸山 研二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-358093
公開番号（公開出願番号）：特開2004-193258
出願日： 2002年12月10日
公開日（公表日）： 2004年07月08日
要約：
【課題】より大きな残留分極電荷量が得られる容量素子、及びその容量素子を備えた信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】半導体基板41と、半導体基板に形成されたワード線をゲート電極43とするトランジスタと、電極25A,25Bに挟まれた強誘電体膜22よりなる強誘電体キャパシタ26と、ビット線72と、プレーナ線68と、ソース/ドレイン領域44と強誘電体キャパシタ26およびビット線72等とを接続するコンタクトプラグ52、53及びビアプラグ32,33,52,53,61,62,68,69などにより構成し、電極25A,25Bは強誘電体膜22の分極軸方向に垂直に設ける。【選択図】 図5
請求項（抜粋）：
強誘電体膜と、該強誘電体膜を挟む一対の電極とよりなる容量素子であって、 前記強誘電体膜の分極軸方向に垂直に前記一対の電極が設けられていることを特徴とする容量素子。
IPC (1件)：
H01L27/105
FI (1件)：
H01L27/10 444B
Fターム (25件)：
5F083FR01 ,  5F083FR03 ,  5F083HA08 ,  5F083JA12 ,  5F083JA13 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083MA18 ,  5F083MA20 ,  5F083NA01 ,  5F083PR21 ,  5F083PR22 ,  5F083PR23 ,  5F083PR25 ,  5F083PR34 ,  5F083PR40
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM