特許

J-GLOBAL ID：200903059428516354

半導体装置の製造方法

発明者： 加藤 善規
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2005-120589
公開番号（公開出願番号）：特開2006-303062
出願日： 2005年04月19日
公開日（公表日）： 2006年11月02日
要約：

【課題】配線溝内の導電膜への結晶欠陥の集合を抑制し、配線内のボイドの発生を防止する半導体装置の製造方法を提供する。【解決手段】基板11上に設けられた層間絶縁膜12に、凹部13を形成する工程と、凹部13を埋め込む状態で、層間絶縁膜12上に、導電膜16を形成する工程と、導電膜16上に、導電膜16とは異なる材質からなり、かつ応力の異なる被覆膜21を形成する工程と、被覆膜21が設けられた状態で、導電膜16に熱処理を行う工程とを有することを特徴とする半導体装置の製造方法である。【選択図】図2

請求項（抜粋）：

基板上に設けられた絶縁膜に、凹部を形成する第1工程と、 前記凹部を埋め込む状態で、前記絶縁膜上に、導電膜を形成する第2工程と、 前記導電膜上に、当該導電膜とは異なる材質からなり、かつ応力の異なる被覆膜を形成する第3工程と、 前記被覆膜が設けられた状態で、前記導電膜に熱処理を行う第4工程とを有する ことを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 21/320

FI (1件)：

H01L21/88 B

Fターム (35件)：

5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH14 ,  5F033HH15 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR01 ,  5F033RR04 ,  5F033XX00 ,  5F033XX19 ,  5F033XX28

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-112947   出願人：株式会社ルネサステクノロジ

審査官引用 (2件)

• 配線形成方法
  公報種別：公開公報   出願番号：特願2003-056615   出願人：東京エレクトロン株式会社, 小池淳一
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2004-287089   出願人：株式会社東芝