特許
J-GLOBAL ID:200903059684954490
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
堀口 浩
公報種別:公開公報
出願番号(国際出願番号):特願2006-034916
公開番号(公開出願番号):特開2007-214481
出願日: 2006年02月13日
公開日(公表日): 2007年08月23日
要約:
【課題】 キャリア移動度を向上しつつトランジスタ特性の劣化を抑制した半導体装置を提供する。【解決手段】 シリコン基板100上にゲート絶縁膜103を介してゲート電極104を有し、ゲート電極104の側面に第一の側壁絶縁膜105を有し、第一の側壁絶縁膜105の側面に第二の側壁絶縁膜106を有し、第二の側壁絶縁膜106の下方に第一のソース/ドレイン層108を有し、第二の側壁絶縁膜106の外側に第一のソース/ドレイン層108と接し、かつシリコンゲルマニウムを含有し、表層部にゲルマニウム層110を有する第二のソース/ドレイン層111を有し、第二のソース/ドレイン層111のゲルマニウム層110上にジャーマナイド層113を有する。【選択図】図1
請求項(抜粋):
半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側に形成され、シリコンゲルマニウムを含有し、表層部にゲルマニウム層を有するソース/ドレイン層と、
前記ソース/ドレイン層の前記ゲルマニウム層上に形成されたジャーマナイド層と、
を備えたことを特徴とする半導体装置。
IPC (3件):
H01L 29/78
, H01L 29/417
, H01L 21/28
FI (3件):
H01L29/78 301S
, H01L29/50 M
, H01L21/28 301R
Fターム (57件):
4M104AA01
, 4M104BB01
, 4M104BB36
, 4M104CC01
, 4M104DD02
, 4M104DD50
, 4M104DD78
, 4M104DD83
, 4M104DD84
, 4M104FF14
, 4M104FF31
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH16
, 5F140AA01
, 5F140AA05
, 5F140AA13
, 5F140AA22
, 5F140AA24
, 5F140AA39
, 5F140AB03
, 5F140AC28
, 5F140BA01
, 5F140BD09
, 5F140BE10
, 5F140BF04
, 5F140BF11
, 5F140BF17
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG20
, 5F140BG27
, 5F140BG34
, 5F140BG37
, 5F140BG45
, 5F140BG51
, 5F140BG53
, 5F140BH06
, 5F140BH07
, 5F140BH14
, 5F140BH27
, 5F140BH42
, 5F140BJ03
, 5F140BJ27
, 5F140BK09
, 5F140BK12
, 5F140BK13
, 5F140BK18
, 5F140BK34
, 5F140BK39
, 5F140CB04
, 5F140CB08
, 5F140CC01
, 5F140CE07
, 5F140CF04
引用特許:
審査官引用 (2件)
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平5-317009
出願人:日本電気株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願2004-172744
出願人:株式会社東芝
引用文献:
前のページに戻る