特許
J-GLOBAL ID:200903059718425611

電子デバイスおよびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 大畑 敏朗 ,  栗原 聖
公報種別:公開公報
出願番号(国際出願番号):特願2004-007848
公開番号(公開出願番号):特開2005-203539
出願日: 2004年01月15日
公開日(公表日): 2005年07月28日
要約:
【課題】 フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいてバンプやチップ主面への封止樹脂の付着を防止する。【解決手段】 素子基板の主面11a上に所定の導体パターンが形成されたチップ11と、チップ11がバンプ12を介してフェースダウンボンディングにより実装された実装基板13と、チップ11を包囲してこのチップ11に密着するとともに実装基板13の実装面と接触した熱収縮性の枠状部材14と、バンプ12および主面11aと非接触でチップ11および枠状部材14を覆って実装基板13に接着され、チップ11を気密封止するとともにチップ11および枠状部材14を実装基板13に固定する樹脂15とを有する構成とする。【選択図】 図1
請求項(抜粋):
素子基板の主面上に所定の導体パターンが形成されたチップと、 前記チップが導体突起を介してフェースダウンボンディングにより実装された実装基板と、 前記チップを包囲して当該チップに密着するとともに前記実装基板の実装面と接触した熱収縮性の枠状部材と、 前記導体突起および前記主面と非接触で前記チップおよび前記枠状部材を覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップおよび前記枠状部材を前記実装基板に固定する樹脂と、 を有することを特徴とする電子デバイス。
IPC (2件):
H01L23/02 ,  H01L21/56
FI (2件):
H01L23/02 B ,  H01L21/56 E
Fターム (3件):
5F061AA01 ,  5F061CA06 ,  5F061CA24
引用特許:
出願人引用 (3件)

前のページに戻る