半導体基板の製造方法および半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (3件)：上柳雅誉 , 藤綱英吉 , 須澤修
公報種別：公開公報
出願番号（国際出願番号）：特願2004-307741
公開番号（公開出願番号）：特開2005-354024
出願日： 2004年10月22日
公開日（公表日）： 2005年12月22日
要約：

【課題】膜厚を精度よく制御することを可能としつつ、半導体層を絶縁体上に安価に形成できるようにする。【解決手段】半導体基板1上に形成された溝6の側壁に支持体7を設けた後、第2半導体層3を露出させる溝8を形成し、溝8を介してエッチングガスまたはエッチング液を第1半導体層2に接触させることにより、半導体基板1と第2半導体層3との間に空洞部9を形成し、半導体基板1、第2半導体層3および支持体7の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部9に酸化膜10を形成するとともに、溝8内の半導体基板1の側壁に酸化膜11を形成し、さらに、支持体7を酸化膜12に変化させる。【選択図】図5

請求項（抜粋）：

半導体基板上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記第1半導体層および第2半導体層の側壁に成膜され、前記第1半導体層よりもエッチング時の選択比が小さな半導体支持体を前記第1溝内に形成する工程と、前記半導体支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層を除去する工程と、前記第1溝および前記第2溝を介して、前記半導体基板、前記第2半導体層および前記半導体支持体の熱酸化を行うことにより、前記第2半導体層の裏面側に配置された第1絶縁膜を形成するとともに、前記第1溝および前記第2溝の側壁に第2絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。

IPC (4件)：

H01L21/762 , H01L21/76 , H01L27/12 , H01L29/786

FI (5件)：

H01L21/76 D , H01L27/12 E , H01L27/12 F , H01L21/76 L , H01L29/78 621

Fターム (52件)：

5F032AA01 , 5F032AA08 , 5F032AA35 , 5F032AA45 , 5F032AA54 , 5F032AA70 , 5F032AA77 , 5F032AC02 , 5F032CA05 , 5F032CA06 , 5F032CA09 , 5F032CA10 , 5F032CA17 , 5F032DA02 , 5F032DA12 , 5F032DA13 , 5F032DA23 , 5F032DA24 , 5F032DA28 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F032DA67 , 5F032DA74 , 5F032DA78 , 5F110AA01 , 5F110AA07 , 5F110AA09 , 5F110AA16 , 5F110CC02 , 5F110DD01 , 5F110DD05 , 5F110DD13 , 5F110DD17 , 5F110DD24 , 5F110EE09 , 5F110EE32 , 5F110FF02 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG12 , 5F110GG42 , 5F110HJ01 , 5F110HJ13 , 5F110HM15 , 5F110NN62 , 5F110NN65 , 5F110QQ03 , 5F110QQ11

引用特許：

出願人引用 (1件)

半導体基板の製造方法及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-064036 出願人：ソニー株式会社

審査官引用 (2件)

スタック・デバイス
公報種別：公開公報出願番号：特願平7-203118 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
SOIウエハの製造方法
公報種別：公開公報出願番号：特願平11-134462 出願人：エスティーマイクロエレクトロニクスエス.アール.エル

前のページに戻る