特許
J-GLOBAL ID：200903059917909881
電界効果型半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平7-099535
公開番号（公開出願番号）：特開平8-274118
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：
【要約】【構成】 基板2上のドレイン電極6及び第2のリセス溝9を形成する領域を絶縁膜11で覆い、ついで基板2の全面をフォトレジスト15で被覆する。フォトレジスト15に第1及び第2のリセス溝7,9を形成するための窓16,17を同時に開口すると共に第1のリセス溝7を浅くエッチングする。この後、窓17の位置で絶縁膜11を開口し、第1のリセス溝7と第2のリセス溝8を同時にエッチングし、ついで、リフトオフ法によって第1のリセス溝7内にゲート電極8を形成する。このとき第2のリセス溝9内には電極金属10が堆積する。【効果】 ゲート電極のエッジ下やドレイン電極のエッジ下における局所的な電界集中を緩和し、耐圧性能を向上させる。また、第1及び第2のリセス溝の位置合せのばらつきが無くなり、高周波特性のばらつきを低減できる。
請求項（抜粋）：
ソース電極及びドレイン電極の中間において能動層の上面に形成された第1のリセス溝と、第1のリセス溝内に形成されたゲート電極と、第1のリセス溝及び前記ドレイン電極の中間において能動層の上面に形成された第2のリセス溝とを有する電界効果型半導体装置。
IPC (4件)：
H01L 21/338
, H01L 29/812
, H01L 29/41
, H01L 29/80
H01L 29/80 F
, H01L 29/44 C
, H01L 29/80 W
