強誘電体メモリ装置及びそのデータ保護方法

発明者： ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-202351
公開番号（公開出願番号）：特開平11-086566
出願日： 1998年07月16日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】正常動作中に外部電源電圧が切れた時にも安定動作する不揮発性メモリを提供する。【解決手段】一つのスイッチングトランジスターと一つの強誘電体キャパシターで構成された複数のメモリセルを含むメモリセルアレイとを具備し、メモリ装置のラッチ回路(300,400)をセット/リセットさせるためのチップ活性化信号に同期された内部チップ活性化信号を発生するが、メモリ装置の正常的な読出/書込動作の間に電源がオフされたり、電源が所定の基準電圧より低くなる時、強誘電体キャパシターのデータを保護するためにチップ活性化信号、検出信号、感知増幅活性化信号、そして、内部チップ活性化信号に応答して、メモリ装置の読出/書込動作に必要な最小時間の間に内部チップ活性化信号を活性化状態に維持させるためのデータ保護回路200とを含む。

請求項（抜粋）：

メモリ装置において、一つのスイッチングトランジスターと一つの強誘電体キャパシターで構成されたメモリセルを複数含むメモリセルアレイと、前記メモリ装置に電源を供給するための電源供給部と、前記電源供給部の電源がオン/オフされたかを知らせる第1検出信号と第2検出信号とを発生するために前記電源供給部の電源を検出する手段と、前記メモリセルに貯蔵されたデータを感知して増幅するための手段と、前記第1検出信号及び前記チップ活性化信号に応答して前記感知増幅手段を活性化させるための感知増幅活性化信号を発生する手段とを具備し、前記メモリ装置のラッチ回路をセット/リセットさせるためのチップ活性化信号に同期された内部チップ活性化信号を発生するが、前記メモリ装置の正常的な読出/書込動作の間に前記電源がオフされたり、前記電源が所定の基準電圧より低くなる時には、前記強誘電体キャパシターのデータを保護するために前記チップ活性化信号、前記検出信号、前記感知増幅活性化信号及び前記内部チップ活性化信号に応答して、前記メモリ装置の読出/書込動作に必要な最小時間内に前記内部チップ活性化信号を活性化状態に維持することを特徴とするメモリ装置。

IPC (3件)：

G11C 14/00 , G06F 12/16 340 , G11C 11/22

FI (3件)：

G11C 11/34 352 A , G06F 12/16 340 M , G11C 11/22

引用特許：

審査官引用 (5件)

強誘電体メモリ装置
公報種別：公開公報出願番号：特願平6-263751 出願人：日本電気株式会社
読出電圧と書込電圧とが異なる強誘電性メモリ感知方法
公報種別：公開公報出願番号：特願平8-076594 出願人：ラムトロン・インターナショナル・コーポレーション
特開昭57-195395

全件表示

前のページに戻る