特許
J-GLOBAL ID：200903060053100439

平面機能デバイスおよびその製造方法

発明者：
土本 修平

土本 修平 について

, 
桜井 猛久

桜井 猛久 について

, 
辰巳 剛司

辰巳 剛司 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-084032
公開番号（公開出願番号）：特開2001-272693
出願日： 2000年03月24日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】 大型の成膜プロセス装置を必要とせず、生産に関わるエネルギーを大幅に削減する。【解決手段】 マイクロチップ2は、凝集形成が可能なICプロセスによってシリコンウェハ上に微小に形成された画素用TFTや素子を所定形状に分割して得る。トレイ3は、上記所定形状の穴4と、排気孔5,連通管6および排気ポンプ7で成る真空チャックとを有する。そして、マイクロチップ2を真空チャックによって穴4内に嵌合固定し、基板上の上記画素用TFTや素子の搭載位置に設けられた上記所定形状の穴に移載する。こうして、上記基板に搭載する画素用TFT等を、凝集形成が可能なICプロセスによってシリコンウェハに微小に形成することによって、大型の成膜プロセス装置を不必要にし、上記大型の装置による生産に関わるエネルギーを大幅に削減する。
請求項（抜粋）：
平面状の基板上に、能動素子、動作状態にする能動素子を選択する選択回路、選択された能動素子にデータ信号を入力するデータ信号回路が搭載されて成る平面機能デバイスであって、上記基板上には、予め配線が配設されており、上記能動素子と上記選択回路およびデータ信号回路を構成する素子とのうち、少なくとも上記能動素子は、マイクロチップ状に形成されて上記基板上の所定位置に搭載されていることを特徴とする平面機能デバイス。
IPC (6件)：
G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/68 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336
FI (5件)：
G09F 9/30 338 ,  H01L 21/68 U ,  H01L 27/12 B ,  G02F 1/136 500 ,  H01L 29/78 627 D
Fターム (38件)：
2H092GA59 ,  2H092JA23 ,  2H092JA24 ,  2H092JA45 ,  2H092JB13 ,  2H092JB21 ,  2H092JB41 ,  2H092KA03 ,  2H092MA01 ,  2H092MA12 ,  2H092MA26 ,  2H092MA35 ,  2H092MA37 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  2H092NA30 ,  2H092PA06 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094GB10 ,  5F031CA13 ,  5F031DA05 ,  5F031EA19 ,  5F031FA05 ,  5F031FA09 ,  5F031FA22 ,  5F110AA16 ,  5F110AA30 ,  5F110BB01 ,  5F110BB05 ,  5F110DD02 ,  5F110DD05 ,  5F110QQ10 ,  5F110QQ16 ,  5F110QQ30
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM