特許
J-GLOBAL ID:200903060155962788
電気光学装置
発明者:
出願人/特許権者:
代理人 (1件):
上柳 雅誉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-005544
公開番号(公開出願番号):特開2001-331126
出願日: 2001年01月12日
公開日(公表日): 2001年11月30日
要約:
【要約】【課題】 画素電極と画素スイッチング用TFTとの間に中継用の中間導電層を備えた形式の電気光学装置において、画素開口率を高めると同時に蓄積容量を増大させ、しかも画素電極付近における配向膜の表面に凹凸が生じることによる表示画像の品位低下を低減する。【解決手段】 電気光学装置は、基板上にTFT(30)、データ線(6a)、走査線(3a)、容量線(3b)、第1中間導電層(80)、第2中間導電層(180)及び画素電極(9a)を備える。TFTのドレインと第1中間導電層とを接続する第1コンタクトホール(8a)は、平面的に見てデータ線に重なる位置に開孔されている。
請求項(抜粋):
基板上に設けられた薄膜トランジスタと、前記薄膜トランジスタの半導体層のドレイン領域に電気的に接続される画素電極と、前記薄膜トランジスタの半導体層と前記画素電極との間に絶縁膜を介して設けられた複数の配線と、前記薄膜トランジスタの半導体層のドレイン領域と前記画素電極との電気的接続をなす中間導電層と、前記複数の配線のうち少なくとも1つの配線の領域下で、前記薄膜トランジスタの半導体層のドレイン領域と前記中間導電層とを電気的に接続する第1コンタクトホールとを備えたことを特徴とする電気光学装置。
IPC (5件):
G09F 9/30 338
, G09F 9/30 330
, G02F 1/1368
, H01L 21/768
, H01L 29/786
FI (5件):
G09F 9/30 338
, G09F 9/30 330 Z
, G02F 1/1368
, H01L 21/90 C
, H01L 29/78 612 C
Fターム (94件):
2H092GA28
, 2H092GA29
, 2H092GA30
, 2H092JA45
, 2H092JA46
, 2H092JB54
, 2H092JB56
, 2H092JB64
, 2H092JB65
, 2H092NA04
, 2H092NA07
, 2H092PA02
, 2H092PA06
, 2H092PA09
, 5C094AA05
, 5C094AA10
, 5C094BA03
, 5C094BA43
, 5C094CA19
, 5C094EA04
, 5C094EA07
, 5F033GG04
, 5F033HH04
, 5F033HH18
, 5F033HH19
, 5F033HH20
, 5F033HH21
, 5F033HH25
, 5F033JJ01
, 5F033JJ04
, 5F033JJ18
, 5F033JJ19
, 5F033JJ20
, 5F033JJ21
, 5F033JJ25
, 5F033KK01
, 5F033NN20
, 5F033NN34
, 5F033QQ09
, 5F033QQ11
, 5F033QQ19
, 5F033QQ37
, 5F033RR09
, 5F033RR13
, 5F033RR14
, 5F033RR15
, 5F033VV15
, 5F033XX03
, 5F033XX19
, 5F110BB01
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD25
, 5F110FF02
, 5F110FF03
, 5F110FF23
, 5F110FF32
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG47
, 5F110HJ01
, 5F110HJ04
, 5F110HL04
, 5F110HL05
, 5F110HL06
, 5F110HL08
, 5F110HL14
, 5F110HL23
, 5F110HM15
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN26
, 5F110NN35
, 5F110NN46
, 5F110NN54
, 5F110NN72
, 5F110NN73
, 5F110PP02
, 5F110PP03
, 5F110PP10
, 5F110PP13
, 5F110PP33
, 5F110QQ11
引用特許:
前のページに戻る