特許
J-GLOBAL ID：200903060159151679
半導体素子の実装構造
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-193273
公開番号（公開出願番号）：特開2000-031312
出願日： 1998年07月08日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 従来のフリップチップ実装法では、高周波信号の良好な伝送特性を維持しつつ半導体素子を実装用基板に良好に接合することが困難であった。【解決手段】 下面中央部に半導体素子5が取着された蓋基板5を、下面外周部に複数個配置した間隙設定部材8を介在させて実装用基板1の上面に載置し、かつ半導体素子4下面の電極パッドと実装用基板1上面の接続パッドとを導体端子7を介して接合するとともに、間隙設定部材8を含めて蓋基板5と実装用基板1間を封止樹脂9で接合した半導体素子4の実装構造である。高周波信号の伝送特性を悪化させることなく半導体素子4を実装用基板1に良好に接合できる。また、蓋基板5・間隙設定部材8を導電性とすれば、高周波ノイズの悪影響もなくすことができる。
請求項（抜粋）：
下面中央部に半導体素子が取着された蓋基板を、該蓋基板の下面外周部に複数個配置した間隙設定部材を介在させて実装用基板の上面に載置し、かつ前記半導体素子の下面に形成された電極パッドと前記実装用基板の上面に形成された接続パッドとを導体端子を介して接合するとともに、前記間隙設定部材を含めて前記蓋基板と前記実装用基板間を封止樹脂で接合したことを特徴とする半導体素子の実装構造。
IPC (3件)：
H01L 23/04
, H01L 21/60 311
, H01L 23/02
H01L 23/04 F
, H01L 23/04 G
, H01L 21/60 311 S
, H01L 23/02 B
4M105AA05
, 4M105BB17
, 4M105BB19
, 4M105GG18
