特許
J-GLOBAL ID：200903060214738315
半導体メモリ素子のリフレッシュ制御回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-231023
公開番号（公開出願番号）：特開平10-083669
出願日： 1997年08月27日
公開日（公表日）： 1998年03月31日
要約：
【要約】【課題】半導体メモリ素子のリフレッシュの効率化を図り、リフレッシュ動作によるオーバーヘッドを減少させた半導体メモリ素子のリフレッシュ制御回路を提供する。【解決手段】リフレッシュ命令信号REF _CLK 及びバンクアドレス信号BKiを受けて、該バンクアドレス信号BKi に該当するバンクを指定するバンク選択信号HXBKi 及びリフレッシュアドレスを増加させるクロック信号INCHX _BKi を出力するバンク選択回路10と、複数のバンク0, 1, 2, ...にそれぞれ接続され、バンク選択信号HXBKi に応じて動作し、接続するバンクの各記憶素子を順次リフレッシュさせるリフレッシュアドレス信号HXj をクロック信号INCHX _BXi に従って発生する複数のリフレッシュドレス発生回路20,20',20"...と、から構成される。
請求項（抜粋）：
1つのチップ内に複数のバンクを備えた半導体メモリ素子のリフレッシュ制御回路において、前記複数のバンクのうちの外部から選択されたバンクを指定するバンク選択信号を発生するバンク選択部と、前記各バンク毎に接続され、前記バンク選択信号で選択されて、接続するバンク中の各記憶素子を順次リフレッシュさせるリフレッシュアドレス信号を発生する複数のリフレッシュアドレス発生部と、を備えて構成されたことを特徴とする半導体メモリ素子のリフレッシュ制御回路。
引用特許：
前のページに戻る
