特許
J-GLOBAL ID：200903060706864391

回路基板および実装済み回路基板ならびに電子部品実装方法

発明者：
境 忠彦

境 忠彦 について

, 
岩淵 浩

岩淵 浩 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-169534
公開番号（公開出願番号）：特開2004-014964
出願日： 2002年06月11日
公開日（公表日）： 2004年01月15日
要約：
【課題】半田接合の不具合を防止することができる回路基板および実装済み回路基板ならびに電子部品実装方法を提供することを目的とする。【解決手段】電子部品12,13,14,15など複数種類の表面実装部品が実装される回路基板1に端子12a、13a、14a、15aを半田接合するために形成される電極部2,3,4,5を、導電パッド5a上のレジスト層1bにパターン孔を開孔して導電パッド5aを部分的に露呈させた微小パターン上に半田プリコートS5を形成した集合体で構成し、これらの微小パターンの大きさを半田プリコート形成において安定した半田高さが得られる特定範囲の面積(0.018〜2.3mm2)に設定する。これにより、電極サイズの違いに起因する半田高さのばらつきを排除して、半田接合の不具合を防止することができる。【選択図】 図1
請求項（抜粋）：
少なくとも第1の表面実装部品と第2の表面実装部品が半田接合により実装される回路基板であって、第1の表面実装部品の1つの端子が半田接合により接続される第1の電極部と、第2の表面実装部品の1つの端子が半田接合により接続される第2の電極部とを備え、前記第1の電極部と第2の電極部を、0.018〜2.3mm2の面積を有する微小パターンの集合体で形成したことを特徴とする回路基板。
IPC (1件)：
H05K3/34
FI (1件)：
H05K3/34 502D
Fターム (6件)：
5E319AA03 ,  5E319AA07 ,  5E319AC01 ,  5E319AC11 ,  5E319CC33 ,  5E319GG20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM