特許
J-GLOBAL ID:200903060742673462

EL表示装置

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-277104
公開番号(公開出願番号):特開2001-100663
出願日: 1999年09月29日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】 ゲートラインGLとドレインラインDLの交差部、ゲートラインGLと駆動ラインVLの交差部、保持容量ラインCLとドレインラインDLの交差部、保持容量ラインCLと駆動ラインVLの交差部に発生する短絡、耐電圧特性の低下を防止する。【解決手段】 ゲートラインGLとドレインラインDLの交差部、ゲートラインGLと駆動ラインVLの交差部、保持容量ラインCLとドレインラインDLの交差部、保持容量ラインCLと駆動ラインVLの交差部に半導体層(交差保護膜F1、F2、F3、F4)を挿入する。特にこの交差部CR1〜CR4に対応する部分には、不純物を導入せず抵抗値を高くする。また交差保護膜は、交差部CR1から交差部CR2まで一体で延在され、交差部CR3から交差部CR4も一体延在される。
請求項(抜粋):
EL素子と、前記EL素子を駆動する薄膜トランジスタとを表示画素毎に有し、前記表示画素を囲むように格子状に配置され、前記薄膜トランジスタと電気的に接続された第1のラインおよび第2のラインとを有するEL表示装置に於いて、前記第1のラインと前記第2のラインの交差部には、半導体膜が挿入されていることを特徴とするEL表示装置。
IPC (3件):
G09F 9/30 365 ,  G09F 9/30 338 ,  H05B 33/14
FI (3件):
G09F 9/30 365 Z ,  G09F 9/30 338 ,  H05B 33/14 A
Fターム (20件):
3K007AB05 ,  3K007AB13 ,  3K007AB18 ,  3K007BA06 ,  3K007BB01 ,  3K007BB07 ,  3K007CA03 ,  3K007CB01 ,  3K007DA00 ,  3K007DB03 ,  3K007EB00 ,  5C094AA21 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA09 ,  5C094EA05 ,  5C094EB02 ,  5C094FB01 ,  5C094HA08
引用特許:
出願人引用 (10件)
  • 表示装置
    公報種別:公開公報   出願番号:特願平9-177455   出願人:セイコーエプソン株式会社
  • 薄膜半導体装置
    公報種別:公開公報   出願番号:特願平7-212717   出願人:ソニー株式会社
  • 特開平1-134342
全件表示
審査官引用 (11件)
  • 表示装置
    公報種別:公開公報   出願番号:特願平9-177455   出願人:セイコーエプソン株式会社
  • EL表示装置
    公報種別:公開公報   出願番号:特願平7-282527   出願人:カシオ計算機株式会社
  • 薄膜半導体装置
    公報種別:公開公報   出願番号:特願平7-212717   出願人:ソニー株式会社
全件表示

前のページに戻る