特許
J-GLOBAL ID：200903060823542575
アクティブマトリクス回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-118288
公開番号（公開出願番号）：特開平9-281465
出願日： 1996年04月16日
公開日（公表日）： 1997年10月31日
要約：
【要約】【目的】 OFF電流の少ないアクティブマトリクス回路を提供する。【構成】 アクティブマトリクス回路において、1個の画素電極に対して複数のトランジスタを直列に接続して設け、前記直列接続したトランジスタを異なるゲート信号線によって制御する。
請求項（抜粋）：
基板上にマトリクス状に配置された画素電極と、選択信号線と、前記選択信号線に交差するように配置されたデータ信号線と、前記画素電極のそれぞれに接続し、かつ、データ信号線に接続するスイッチング素子とを有するアクティブマトリクス回路において、第1のスイッチング素子は、第1の選択信号線と、前記第1の選択信号線に隣接する第2の選択信号線によって制御され、第1のスイッチング素子に隣接し、かつ、第1のスイッチング素子の接続するものと同じデータ信号線に接続する第2のスイッチング素子は、前記第2の選択信号線と、前記第2の選択信号線に隣接する第3の選択信号線によって制御されることを特徴とするアクティブマトリクス回路。
IPC (4件)：
G02F 1/133 550
, G02F 1/136 500
, G09G 3/36
, H01L 29/786
G02F 1/133 550
, G02F 1/136 500
, G09G 3/36
, H01L 29/78 612 C
