特許

J-GLOBAL ID：200903061048253673

半導体装置

発明者： 米 田 辰 雄 ,  田 中 文 悟
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-293928
公開番号（公開出願番号）：特開2003-101025
出願日： 2001年09月26日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 オン抵抗の増大を可及的に防止するとともに、パッケージの厚さが薄い半導体装置を得ることを可能にする。【解決手段】 第1導電型の半導体基板2と、この半導体基板の主面に形成され、半導体基板より低濃度の第1導電型の第1半導体層4と、この第1半導体層上にそれぞれ設けられて素子分離された第2導電型の第2および第3半導体層6と、第2および第3半導体層にそれぞれ形成され、第1半導体層および半導体基板をドレインとする第1導電型の第1および第2のMOSトランジスタMOS1、MOS2と、半導体基板の裏面に形成された導電層20と、を備えている。

請求項（抜粋）：

第1導電型の半導体基板と、この半導体基板の主面に形成され、前記半導体基板より低濃度の第1導電型の第1半導体層と、この第1半導体層上にそれぞれ設けられて素子分離された第2導電型の第2および第3半導体層と、前記第2および第3半導体層にそれぞれ形成され、前記第1半導体層および前記半導体基板をドレインとする第1導電型の第1および第2のMOSトランジスタと、前記半導体基板の裏面に形成された導電層と、を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01M 2/34

FI (4件)：

H01L 29/78 652 S ,  H01L 29/78 652 L ,  H01L 29/78 653 A ,  H01M 2/34 A

Fターム (2件)：

5H022AA09 ,  5H022KK01

引用特許：

審査官引用 (4件)

• 複合型半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平8-120211   出願人：株式会社日立製作所
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-160834   出願人：株式会社日立製作所
• 1チップデュアル型絶縁ゲート型半導体装置
  公報種別：公開公報   出願番号：特願2001-173543   出願人：三洋電機株式会社
• MOSFETを用いた保護回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-266709   出願人：三洋電機株式会社