半導体記憶装置およびそれを用いたコンピュータシステム

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-264507
公開番号（公開出願番号）：特開平10-112180
出願日： 1996年10月04日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】アレイ構成設計におけるトレードオフ関係を考慮した、チップ面積の低減とアクセス速度の向上との両立が実現できる半導体記憶装置を提供する。【解決手段】 DRAMによるメモリチップであって、複数のメモリセルが行方向および列方向に配列されたメモリセルアレイ1と、このメモリセルアレイ1内の任意のメモリセルを行アドレス信号によるワード線の指定と列アドレス信号によるビット線の指定により選択するワードドライバ2、行デコーダおよび列デコーダ4などから構成され、メモリセルアレイ1は512YSのアレイ構成例において、行方向のワード線長が列アドレスのデコード単位と一致しない171YS、170YS、171YSの3つのメモリマットに分割されてメモリセルアレイが構成され、これらの分割された3つのメモリマットは1つのメモリマットとして扱われて制御されるようになっている。

請求項（抜粋）：

複数のメモリセルが行方向および列方向に配列されたメモリセルアレイを有し、このメモリセルアレイ内の任意のメモリセルを行アドレス信号によるワード線の指定と列アドレス信号によるビット線の指定により選択し、この選択されたメモリセルに対してデータの書き込みおよび読み出しを行う半導体記憶装置であって、前記メモリセルアレイのアレイ構成設計において、前記ワード線のワード線長を列アドレスのデコード単位(2N )と一致させずに前記メモリセルアレイを構成することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/401 , H01L 27/108 , H01L 21/8242

FI (2件)：

G11C 11/34 362 H , H01L 27/10 681 A

引用特許：

審査官引用 (7件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-249721 出願人：シャープ株式会社
特開昭63-241794
特開平1-194463

全件表示

前のページに戻る