特許

J-GLOBAL ID：200903061233698010

薄膜トランジスタ、その製造方法、半導体装置及び表示装置

発明者： 森脇 弘幸
出願人/特許権者： シャープ株式会社
代理人 (3件)： 安富 康男 ,  玉井 敬憲 ,  重平 和信
公報種別：公開公報
出願番号（国際出願番号）：特願2006-195823
公開番号（公開出願番号）：特開2008-027981
出願日： 2006年07月18日
公開日（公表日）： 2008年02月07日
要約：

【課題】寄生トランジスタの発生を抑制することができ、高性能化を図ることができ、かつゲート絶縁耐圧劣化を抑制することで高信頼性を得ることができる薄膜トランジスタ、その製造方法、半導体装置及び表示装置を提供する。【解決手段】ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有する薄膜トランジスタであって、上記半導体層は、チャネル部の端部が傾斜しており、上記ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい薄膜トランジスタ。【選択図】図2-9

請求項（抜粋）：

ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有する薄膜トランジスタであって、 該半導体層は、チャネル部の端部が傾斜しており、 該ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい ことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 21/336 ,  H01L 29/786

FI (4件)：

H01L29/78 617S ,  H01L29/78 618C ,  H01L29/78 617T ,  H01L29/78 617U

Fターム (49件)：

5F110AA12 ,  5F110AA30 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE28 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF12 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG32 ,  5F110GG34 ,  5F110GG51 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL04 ,  5F110HL05 ,  5F110HL12 ,  5F110HL23 ,  5F110HM15 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP10 ,  5F110PP34 ,  5F110QQ21

引用特許：

出願人引用 (3件)

• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平10-202099   出願人：富士通株式会社
• 薄膜トランジスタ装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-053881   出願人：富士通ディスプレイテクノロジーズ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-074135   出願人：シャープ株式会社