薄膜トランジスタ装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：横山淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-053881
公開番号（公開出願番号）：特開2003-258262
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】 n型TFT及びp型TFTが所定のゲート電圧(例えば、0V)でいずれもオフとなり、従来に比べて消費電力を低減できる薄膜トランジスタ装置及びその製造方法を提供する。【解決手段】基板121の上に、p型不純物が導入された半導体膜123を形成する。その後、半導体膜123の上にレジスト膜を形成し、このレジスト膜をマスクにして半導体膜123をドライエッチングする。このドライエッチングにより、半導体膜123の縁部はレジスト膜からはみ出す。次いで、レジスト膜をマスクとし、半導体膜123の縁部にp型不純物を導入する。半導体膜123のチャネル縁部のp型不純物の体積密度は、チャネル中央部のp型不純物の体積密度の2〜5倍とする。その後、レジスト膜を除去し、ゲート絶縁膜124及びゲート電極125を形成する。

請求項（抜粋）：

基板と、前記基板上に形成され、チャネル領域にp型不純物が導入された半導体膜を動作層とする薄膜トランジスタとを有する薄膜トランジスタ装置において、前記半導体膜の縁部には傾斜が設けられ、前記チャネル領域の前記縁部におけるp型不純物の体積密度が、前記チャネル領域の中央部におけるp型不純物の体積密度の2乃至5倍であることを特徴とする薄膜トランジスタ装置。

IPC (2件)：

H01L 29/786 , G02F 1/1368

FI (3件)：

G02F 1/1368 , H01L 29/78 618 F , H01L 29/78 618 C

Fターム (57件)：

2H092GA59 , 2H092JA25 , 2H092JA26 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JA46 , 2H092JB22 , 2H092JB31 , 2H092KA04 , 2H092KA05 , 2H092KA10 , 2H092MA01 , 2H092MA13 , 2H092MA18 , 2H092MA27 , 2H092NA24 , 2H092NA29 , 2H092PA02 , 2H092PA08 , 2H092PA09 , 5F110AA06 , 5F110AA08 , 5F110AA09 , 5F110BB01 , 5F110BB04 , 5F110CC02 , 5F110CC07 , 5F110DD02 , 5F110DD13 , 5F110EE03 , 5F110EE44 , 5F110FF02 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG22 , 5F110GG25 , 5F110GG32 , 5F110GG34 , 5F110GG37 , 5F110GG51 , 5F110GG52 , 5F110HJ01 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL12 , 5F110HM15 , 5F110NN03 , 5F110NN23 , 5F110NN24 , 5F110NN72 , 5F110PP03 , 5F110QQ04 , 5F110QQ11

引用特許：

審査官引用 (6件)

半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
公報種別：公開公報出願番号：特願平10-371901 出願人：富士通株式会社
半導体装置およびその作製方法
公報種別：公開公報出願番号：特願平6-180942 出願人：株式会社半導体エネルギー研究所
半導体装置およびその作製方法
公報種別：公開公報出願番号：特願平8-215257 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る