特許
J-GLOBAL ID:200903061348515513

炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 磯野 道造
公報種別:公開公報
出願番号(国際出願番号):特願2001-192414
公開番号(公開出願番号):特開2002-110977
出願日: 2001年06月26日
公開日(公表日): 2002年04月12日
要約:
【要約】【課題】 テラビットスケールでの高集積化を実現することが可能な炭素ナノチュ-ブを用いたナノサイズ垂直トランジスタ及びその製造方法を提供する。【解決手段】 基板上のアルミナ等の絶縁膜10に直径数nmの孔を数nm間隔で形成し、炭素ナノチュ-ブ100を化学気相成膜法、電気泳動法及び機械的方法の中から選ばれた少なくとも1つで成膜してナノサイズの孔10’の内部に垂直に配列させてチャネルとする。また、従来の半導体装置の製造方法を用いて炭素ナノチュ-ブ100の周囲近傍にゲート電極20を形成すると共に孔10’を埋め込むようにゲート電極20の上に不導体薄膜30を成膜し、炭素ナノチュ-ブ100の上部と下部とに各々ソース電極40とドレイン電極50とを形成する。これにより、テラビットスケールの垂直構造を有し、かつ低消費電力で動作する、炭素ナノチュ-ブを用いたナノサイズの垂直トランジスタを提供できる。
請求項(抜粋):
ナノメートルサイズの炭素ナノチューブが基板上に垂直かつ選択的に形成され、これをチャネルとしたトランジスタの単位素子を有する炭素ナノチューブを用いたナノサイズ垂直トランジスタであって、ナノメートルサイズの直径を有する孔が配列された絶縁層と、前記孔の内部に垂直に配列されて形成された炭素ナノチューブと、前記炭素ナノチューブの周囲近傍の絶縁層の上に形成されたゲート電極と、前記孔が埋め込まれるようにゲート電極の上に成膜された不導体薄膜と、前記不導体薄膜及び炭素ナノチューブの上部に形成されたドレイン電極と、前記絶縁層及び炭素ナノチューブの下部に形成されたソース電極とを含んで構成されることを特徴とする炭素ナノチューブを用いたナノサイズ垂直トランジスタ。
IPC (6件):
H01L 29/78 ,  B82B 1/00 ,  B82B 3/00 ,  C23C 16/26 ,  H01L 29/06 601 ,  H01L 29/786
FI (7件):
B82B 1/00 ,  B82B 3/00 ,  C23C 16/26 ,  H01L 29/06 601 N ,  H01L 29/78 301 X ,  H01L 29/78 301 B ,  H01L 29/78 618 B
Fターム (24件):
4K030BA27 ,  4K030CA04 ,  4K030CA12 ,  4K030LA15 ,  5F110AA04 ,  5F110AA09 ,  5F110CC09 ,  5F110DD01 ,  5F110DD05 ,  5F110EE24 ,  5F110GG01 ,  5F110GG41 ,  5F110GG44 ,  5F140AA02 ,  5F140AA39 ,  5F140BA01 ,  5F140BB04 ,  5F140BC11 ,  5F140BD04 ,  5F140BD11 ,  5F140BF51 ,  5F140BH02 ,  5F140BH30 ,  5F140BJ25
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る