特許
J-GLOBAL ID：200903061643517250
IGBT
発明者：
出願人/特許権者：
代理人 (3件)：
伊藤 洋二
, 三浦 高広
, 水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2004-362493
公開番号（公開出願番号）：特開2006-173297
出願日： 2004年12月15日
公開日（公表日）： 2006年06月29日
要約：
【課題】 PN寄生ダイオードの耐圧を低くしたい場合と高くした場合に、IGBT特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるIGBTを提供する。【解決手段】 シリコン基板1の近傍をN型不純物の濃度が濃い第1バッファ層2aとし、それ以外の部分を濃度が薄い第2バッファ層2bとして濃度差をつける。これにより、シリコン基板1の近傍においてN型不純物の濃度を高くすることができ、スイッチングスピードが速く、L負荷サージ耐量も十分得られるIGBTとすることが可能となる。そして、バッファ層すべてにおいてN型不純物の濃度が濃くされた訳ではないため、オン電圧が高くなり過ぎず、オン損失を少ないままにすることが可能になる。【選択図】 図1
請求項（抜粋）：
第1導電型の基板(1)と、
前記第1導電型の基板(1)の主表面側に形成された、第2導電型の第1バッファ層(2a)と、
前記第1バッファ層(2a)の表面に形成され、前記第1バッファ層(2a)よりも不純物濃度が低く構成された第2導電型の第2バッファ層(2b)と、
前記第2バッファ層(2b)の上に形成され、前記第2バッファ層(2b)よりも不純物濃度が低く構成された第2導電型のドリフト層(3)と、
前記第2導電型のドリフト層(3)の表層部に形成された第1導電型のベース領域(5)と、
前記ベース領域(5)の表層部において、該ベース領域(5)内で終端するように形成された第2導電型のエミッタ領域(6)と、
前記エミッタ領域(6)と前記ドリフト領域(3)との間をチャネル領域として、該チャネル領域の表面に形成されたゲート絶縁膜(7)と、
前記ゲート絶縁膜(7)の表面に形成されたゲート電極(8)と、
前記エミッタ領域(6)および前記ベース領域(5)と電気的に接続されるように構成されたエミッタ電極(10)と、
前記基板(1)の裏面に形成されたコレクタ電極(11)と、を有していることを特徴とするIGBT。
IPC (2件)：
FI (2件)：
H01L29/78 655B
, H01L29/78 652H
出願人引用 (2件)
-
特許第2918399号公報
-
特許第2526653号公報
審査官引用 (7件)
全件表示
前のページに戻る
