特許
J-GLOBAL ID：200903061807995566

マルチプロセッサ

発明者：
柏山 由紀

柏山 由紀 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-121292
公開番号（公開出願番号）：特開平7-325788
出願日： 1994年06月02日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】 アーキテクチャの異なる複数のプロセッサのCPUコアを融合させたマルチプロセッサの電力消費の大幅な低減を行う。【構成】 本発明のマルチプロセッサは、RISC-ENABLEフラグ10が“0”のとき、CISCプロセッサ100の処理が有効となり、また、該フラグ10が“1”の場合、RISCプロセッサ200が有効となるように動作する。前記フラグは、CISCプロセッサにより制御される。また、CISCプロセッサの処理が有効な場合、RISCプロセッサの電源供給部1200からの電源の供給を停止する処理が行われる。これにより、プロセッサ全体として電力消費の大幅な低減を行うことができる。
請求項（抜粋）：
少なくとも2つのCPUコアを有し、前記CPUコアの1つがマイクロプログラム制御方式のプロセッサであり、他方のCPUコアが前記CPUコアと命令制御方式の異なるプロセッサであるマルチプロセッサにおいて、前記マイクロプログラム制御方式のプロセッサのCPUコアは、前記他方のCPUコアを起動し、その処理の終了を認識する手段と、他方のCPUコアの電源、動作クロックの少なくとも一方をオフまたはオンにする手段とを備え、前記他方のCPUコアが処理動作を行っていないとき、他方のCPUコアの電源、動作クロックの少なくとも一方をオフにすることを特徴とするマルチプロセッサ。
IPC (4件)：
G06F 15/16 ,  G06F 1/32 ,  G06F 1/04 301 ,  G06F 9/22
FI (2件)：
G06F 15/16 420 Z ,  G06F 1/00 332 B
引用特許：
審査官引用 (10件)
  • マルチプロセツサシステム
    公報種別：公開公報   出願番号：特願平3-180797   出願人：シヤープ株式会社
  • 特開平4-309110
  • 特開平2-162457
全件表示

前のページに戻る

TOP

BOTTOM