特許
J-GLOBAL ID:200903061822440708
中央演算処理装置のテスト回路装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
鳥居 洋
公報種別:公開公報
出願番号(国際出願番号):特願2000-056409
公開番号(公開出願番号):特開2001-243088
出願日: 2000年03月01日
公開日(公表日): 2001年09月07日
要約:
【要約】【課題】 この発明は、実体に近いプログラム処理のテストが行える回路を提供することを目的とする。【解決手段】 比較値を格納する比較値レジスタ11と、比較値レジスタ11の内容とCPU本体の出力するアドレス値101とを比較する比較器12と、比較器12の比較結果を伝える比較結果信号22と、比較器11の比較結果とCPUに対するひとつの入力信号102のうちどちらか一方を選択し選択した方をCPUのロジック100に与える選択器13と、選択器13の選択内容を記憶する選択レジスタ14と、選択レジスタ14の内容を選択器13に伝える選択信号23を持つ。
請求項(抜粋):
比較値を格納する第1の比較値レジスタと、第1の比較値レジスタの内容とCPUの出力するアドレス値とを比較する第1の比較器と、第1の比較器の比較結果とCPUに対するひとつの入力信号のどちらか一方を選択し選択した方をCPUの入力信号とする第1の選択器と、第1の選択器の選択内容を記憶する第1の選択レジスタと、を備え、第1の選択レジスタの内容に基づき前記第1の選択器が切り替わることを特徴とする中央演算処理装置のテスト回路装置。
IPC (2件):
G06F 11/22 340
, G06F 11/22 310
FI (2件):
G06F 11/22 340 C
, G06F 11/22 310 K
Fターム (6件):
5B048AA11
, 5B048BB02
, 5B048DD10
, 5B048FF01
, 5B048FF03
, 5B048FF04
引用特許:
審査官引用 (14件)
-
特開平3-098132
-
デバッグ支援回路、及びエミュレータ
公報種別:公開公報
出願番号:特願平4-126858
出願人:株式会社日立製作所
-
特開昭63-150751
-
特開昭61-048049
-
特開昭63-150751
-
特開平3-098132
-
特開昭61-048049
-
集積回路装置の診断手順
公報種別:公開公報
出願番号:特願平9-349885
出願人:エスジーエス-トムソンマイクロエレクトロニクスリミテッド
-
マイクロプロセッサ
公報種別:公開公報
出願番号:特願平6-176887
出願人:フィリップスエレクトロニクスネムローゼフェンノートシャップ
-
特開昭63-155336
-
特開昭63-150751
-
特開平3-098132
-
特開昭61-048049
-
特開昭63-155336
全件表示
前のページに戻る