特許
J-GLOBAL ID：200903061988355962

半導体記憶装置及びその製造方法

発明者：
作井 康司

作井 康司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-064908
公開番号（公開出願番号）：特開2000-260886
出願日： 1999年03月11日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 メモリトランジスタのチャネルドープ層をゲート電極に自己整合させることによりセルサイズの縮小を可能とした半導体記憶装置とその製造方法を提供する。【解決手段】 シリコン基板に、ゲート電極とソース及びドレイン拡散層を有する複数のメモリトランジスタが配列形成され、メモリトランジスタにチャネルドープ層の有無によるしきい値電圧の相違としてデータが固定的に書き込まれるマスクROMにおいて、チャネルドープ層は、ゲート電極のエッジに整合されてゲート電極の側方に開けられた開口を介してシリコン基板の垂線に対して傾斜した方向からのイオン注入により形成される。
請求項（抜粋）：
半導体基板に、ゲート電極とソース及びドレイン拡散層を有する複数のメモリトランジスタが配列形成され、前記メモリトランジスタにチャネルドープ層の有無によるしきい値電圧の相違としてデータが固定的に書き込まれる半導体記憶装置において、前記チャネルドープ層は、前記ゲート電極に整合されてゲート電極の側方に開けられた開口を介して前記半導体基板の垂線に対して傾斜した方向からのイオン注入により形成されていることを特徴とする半導体記憶装置。
IPC (2件)：
H01L 21/8246 ,  H01L 27/112
Fターム (7件)：
5F083CR02 ,  5F083GA09 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA01 ,  5F083PR37
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM