特許
J-GLOBAL ID：200903061994631165

絶縁ゲート型半導体素子、及びその製造方法

発明者：
河野 好伸

河野 好伸 について


出願人/特許権者：
サンケン電気株式会社

サンケン電気株式会社 について


代理人 (2件)： 木村 満 ,  毛受 隆典
公報種別：公開公報
出願番号（国際出願番号）：特願2004-176019
公開番号（公開出願番号）：特開2005-354008
出願日： 2004年06月14日
公開日（公表日）： 2005年12月22日
要約：
【課題】オフスピードが速く、且つ良好な動作をする絶縁ゲート型半導体素子と、その製造方法を提供する。【解決手段】N-型ベース領域11と、P+型コレクタ領域12と、P型ベース領域13と、N+型エミッタ領域14とを備える絶縁ゲート型半導体素子において、N-型ベース領域11の下面に、P+コレクタ領域12よりもN-型ベース領域11側に延伸するN+型コレクタショート領域15と、N+型コレクタショート領域15とN-型ベース領域11の界面にP+型半導体領域16とを形成する。【選択図】図1
請求項（抜粋）：
第1導電型の第1半導体領域と、 前記第1半導体領域の一方の主面に形成された、第2導電型の第2半導体領域と、 前記第1半導体領域の他方の主面の表面領域に形成された、第2導電型の第3半導体領域と、 前記第3半導体領域の表面領域内に形成された、第1導電型の第4半導体領域と、 前記第4半導体領域に電気的に接続された第1の電極と、 前記第1半導体領域と、前記第4半導体領域との間に絶縁膜を介して配置された制御電極と、 前記第2半導体領域に、電気的に接続された第2の電極とを備える絶縁ゲート型半導体素子であって、 前記第1半導体領域の一方の主面に、前記第2半導体領域に隣接して形成された、第1導電型の第5半導体領域と、 前記第5半導体領域と、前記第1半導体領域との界面に形成された、第2導電型の第6半導体領域と、を備えることを特徴とする絶縁ゲート型半導体素子。
IPC (4件)：
H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/417
FI (5件)：
H01L29/78 655D ,  H01L29/78 655C ,  H01L21/28 A ,  H01L29/50 B ,  H01L29/78 658A
Fターム (9件)：
4M104BB01 ,  4M104BB02 ,  4M104CC01 ,  4M104DD26 ,  4M104FF02 ,  4M104FF32 ,  4M104GG06 ,  4M104GG18 ,  4M104HH20
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM