特許
J-GLOBAL ID：200903062098377108

ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法

発明者：
池田 圭司

池田 圭司 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 土井 健二 ,  林 恒徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-121368
公開番号（公開出願番号）：特開2004-327777
出願日： 2003年04月25日
公開日（公表日）： 2004年11月18日
要約：
【課題】より低温プロセスの薄膜トランジスタプロセスを提供する。【解決手段】絶縁基板1上にチャネル層となる多結晶シリコン・ゲルマニウム層2Aを形成し、その多結晶シリコン・ゲルマニウム層2A上に金属層を形成して熱処理により金属のジャーマノシリサイド層8を形成してソース、ドレイン領域を形成し、ソースとドレイン領域との間であって多結晶シリコン・ゲルマニウム層上にゲート絶縁膜10とゲート電極Gとを形成する。多結晶シリコン・ゲルマニウム上に金属層を形成して熱処理により金属のジャーマノシリサイド層を形成してソース、ドレイン領域を形成しているので、単結晶シリコンと金属とからシリサイドを形成する場合や多結晶シリコンと金属とからシリサイドを形成する場合に比較して、より低い熱処理で金属のジャーマノシリサイド層を形成することができる。【選択図】図4
請求項（抜粋）：
ソースとチャネル領域の間及びドレインとチャネル領域の間にショットキー障壁を有するショットキーソース・ドレインMOSFETの製造方法において、 絶縁基板上に多結晶シリコン・ゲルマニウム層を形成する工程と、 前記多結晶シリコン・ゲルマニウム層のソース、ドレイン領域に金属層を形成し、熱処理を行って当該ソース、ドレイン領域に金属のジャーマノシリサイド層を形成する工程と、 前記ソースとドレイン領域との間であって前記多結晶シリコン・ゲルマニウム層上にゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とするショットキーソース・ドレインMOSFETの製造方法。
IPC (4件)：
H01L21/336 ,  H01L21/28 ,  H01L29/417 ,  H01L29/786
FI (5件)：
H01L29/78 616K ,  H01L21/28 301S ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/50 M
Fターム (38件)：
4M104AA03 ,  4M104AA09 ,  4M104BB36 ,  4M104CC03 ,  4M104DD16 ,  4M104DD34 ,  4M104DD37 ,  4M104DD79 ,  4M104DD84 ,  4M104GG20 ,  4M104HH20 ,  5F110AA17 ,  5F110CC01 ,  5F110DD02 ,  5F110EE02 ,  5F110EE04 ,  5F110EE30 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF21 ,  5F110FF22 ,  5F110FF25 ,  5F110FF29 ,  5F110FF30 ,  5F110GG01 ,  5F110GG13 ,  5F110GG44 ,  5F110HK02 ,  5F110HK04 ,  5F110HK05 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK40 ,  5F110NN65 ,  5F110PP03 ,  5F110QQ08
引用特許：
審査官引用 (6件)
全件表示
引用文献：
審査官引用 (1件)
  • 「ショットキ・ソース・ドレイン技術を歪みSiGeMOSFETに導入」

前のページに戻る

TOP

BOTTOM