特許

J-GLOBAL ID：200903062182958426

半導体チップ及び半導体チップの製造方法

発明者： 榎本 亮 ,  矢橋 英郎 ,  杉山 直
出願人/特許権者： イビデン株式会社
代理人 (1件)： 田下 明人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-219249
公開番号（公開出願番号）：特開2000-174050
出願日： 1999年08月02日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 高い信頼性で実装することのできる半導体チップ及び該半導体チップの製造方法を提供する。【解決手段】 半導体チップ30のアルミニウム電極パッド32の表面に銅めっきによるビア42が形成され、柔軟性を有する該ビア42が半導体チップ30と基板との熱膨張差により発生する応力を吸収するため、半導体チップ30を基板50へ高い信頼性でもって実装することができ、半導体チップ30の接続信頼性を高めることができる。

請求項（抜粋）：

ジンケート処理が施されたアルミニウム電極パッドの表面に、ニッケルと銅の複合めっき層を介して、銅めっきが電気的に接続して形成されてなることを特徴とする半導体チップ。

IPC (2件)：

H01L 21/60 ,  H01L 21/60 311

FI (4件)：

H01L 21/92 604 D ,  H01L 21/60 311 S ,  H01L 21/92 602 F ,  H01L 21/92 603 D

引用特許：

審査官引用 (3件)

• チップサイズパッケージ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-221760   出願人：沖電気工業株式会社
• バンプ形成方法
  公報種別：公開公報   出願番号：特願平3-204254   出願人：株式会社東芝
• ビルドアップ配線板におけるヴィアの形成方法
  公報種別：公開公報   出願番号：特願平7-268246   出願人：富士通株式会社