特許
J-GLOBAL ID:200903062502215800

データレート変換装置

発明者:
出願人/特許権者:
代理人 (1件): 滝本 智之 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-338428
公開番号(公開出願番号):特開平7-202868
出願日: 1993年12月28日
公開日(公表日): 1995年08月04日
要約:
【要約】【目的】 連続複数バイトのオーバーヘッドを含む高次群データからオーバーヘッドを除いた低次群データを再生する際に、再生低次群クロックのジッタが大きくなるという問題を解消する。【構成】 間欠クロック発生回路105では、連続するオーバーヘッドバイトに相当する分散パルスで間欠クロックを生成し、また、スタッフバイトが存在する場合は前記分散パルスの数を1フレームに1バイトずつ増減することにより調整する。この間欠クロックを1/N分周回路106によって1/N分周することにより得られる位相同期ループ用リファレンス信号と、電圧制御発振子110を1/N分周回路107によって1/N分周した信号により、位相同期ループを制御し、この位相同期ループにより生成したクロックでFIFO101の読みだしを行う構成である。
請求項(抜粋):
バッファメモリを用いてMバイト中に連続Nバイト(M、Nはともに整数、M>N)のオーバーヘッドおよび連続Lバイトのスタッフバイトとともに多重化された低次群データを再生するデータレート変換装置であって、前記バッファメモリの読みだしクロックを位相同期ループで制御する位相同期ループ制御手段と、低次群クロック数に相当する高次群クロックの間欠クロックを発生する間欠クロック発生手段と、前記間欠クロックから前記位相同期ループのリファレンス信号を生成するリファレンス信号生成手段とを具備することを特徴とするデータレート変換装置。
IPC (2件):
H04L 7/00 ,  H04J 3/07
引用特許:
審査官引用 (3件)
  • データレート変換装置
    公報種別:公開公報   出願番号:特願平5-112857   出願人:松下電器産業株式会社
  • デスタッフ回路
    公報種別:公開公報   出願番号:特願平3-339011   出願人:日本電気株式会社
  • ジツタ抑圧回路
    公報種別:公開公報   出願番号:特願平3-167852   出願人:富士通株式会社

前のページに戻る