特許
J-GLOBAL ID：200903062619980337

内部電源電圧発生回路

発明者：
濱本 武史

濱本 武史 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-029424
公開番号（公開出願番号）：特開平9-223392
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題】 半導体記憶装置において、電源電圧の2倍以上の昇圧電圧、または、絶対値が電源電圧以上の降圧電圧を効率的に発生させることのできる内部電源電圧発生回路を提供することである。【解決手段】 ノードN2aとノードN2bの間に接続されるNチャネルMOSトランジスタM2のゲートには活性化された信号φ2cが入力され、両ノードの電位が等電位化される。その後、容量C1aまたは容量C1bへ電源電位Vccレベルの信号を入力してノードN2aまたはノードN2bの電位を2Vcc以上とし、昇圧ノードN7aまたは昇圧ノードN7bから昇圧電圧を出力する。
請求項（抜粋）：
半導体記憶装置に内蔵された内部電源電圧発生回路であって、第1のノードと、前記第1のノードに接続された第1の容量と、第2のノードと、前記第2のノードに接続された第2の容量と、前記第1のノードと前記第2のノードの間に接続され、入力される信号に基づいて前記第1のノードと前記第2のノードの電位差を小さくする等化手段と、前記第1のノードの電位を電源電位または接地電位とする第1の充電手段と、前記第1のノードより内部電源電圧を出力する第1の出力手段と、前記第2のノードの電位を電源電位または接地電位とする第2の充電手段と、前記第2のノードより内部電源電圧を出力する第2の出力手段とを備える、内部電源電圧発生回路。
IPC (4件)：
G11C 11/407 ,  G11C 11/413 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
G11C 11/34 354 F ,  G11C 11/34 335 A ,  H01L 27/04 B
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM