特許
J-GLOBAL ID：200903062688685533

半導体装置

発明者：
水谷 浩

水谷 浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194876
公開番号（公開出願番号）：特開平10-041404
出願日： 1996年07月24日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 従来の半導体装置は、大電力伝送を可能にするために、半導体スイッチ素子であるFETのゲート幅の拡大を図ると、特に高い周波数で、広帯域に、低挿入損失と高アイソレーションを同時に満たす回路構成が存在しない。【解決手段】 第一のFETのゲート電極7と第二のFETのゲート電極8のそれぞれの一端は、活性層3の外で接続されている。活性層3の内側にあるゲート電極7、8の長さ、オーミック電極4を含む配線の長さ、オーミック電極6を含む配線の長さ、共有電極5を含む配線の長さが、共にそれぞれ使用するマイクロ波あるいはミリ波の伝搬波長の少なくとも1/16以上の長さである。このときオーミック電極は分布定数線路として機能する。第一及び第二のFETはスイッチング制御される。これにより、大電力伝送、低挿入損失、高アイソレーションを同時に満足するスイッチ回路を実現することができる。
請求項（抜粋）：
第1のゲート電極とそれを挟んで対向する第1及び第2のオーミック電極からなる第1のトランジスタと、第2のゲート電極とそれを挟んで対向する第3及び第4のオーミック電極からなり、該第3のオーミック電極が前記第2のオーミック電極と共有電極により共有されている第2のトランジスタと、該第1及び第2のトランジスタを囲む活性層からなる単位素子を、複数個所望の間隔をおいて半導体基板上直線状に配置し、該複数個の単位素子をそれぞれ構成する前記第1のトランジスタの第1のオーミック電極同士と前記第2のトランジスタの第4のオーミック電極同士はそれぞれ同一の特性インピーダンスを持つ第1及び第2の配線で接続すると共に、該第1及び第2の配線の各一端を接続して接続部を第1の入出力端子とし、前記複数個の単位素子をそれぞれ構成する前記第1及び第2のトランジスタの前記共有電極同士をそれぞれ同一の特性インピーダンスを持つ第3の配線で接続すると共に、該第3の配線の前記第1の入出力端子と反対側端部を第2の入出力端子とし、前記複数個の単位素子の前記第1のゲート電極と前記第2のゲート電極はそれぞれ前記活性層の外で共通接続すると共に、前記活性層の内側にある前記第1及び第2のゲート電極及び前記第1乃至第3の配線のそれぞれの、前記第1及び第2のゲート電極の長手方向に平行な方向の長さを、それぞれ使用する信号の伝搬波長の少なくとも1/16以上の長さに設定して構成したことを特徴とする半導体装置。
IPC (9件)：
H01L 21/8234 ,  H01L 27/088 ,  H01L 21/3205 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 29/78 ,  H01L 21/338 ,  H01L 29/812 ,  H01P 1/15
FI (6件)：
H01L 27/08 102 D ,  H01P 1/15 ,  H01L 21/88 Z ,  H01L 27/06 F ,  H01L 29/78 301 X ,  H01L 29/80 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM