特許
J-GLOBAL ID：200903062729337200
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-277761
公開番号（公開出願番号）：特開平8-139211
出願日： 1994年11月11日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 メモリセルトランジスタのしきい値を段階的に安定に制御することができ、多値データの記憶を可能として、素子領域の増大や素子の微細化を要することなく記憶容量の増大をはかり得る半導体記憶装置を提供すること。【構成】 半導体基板1上に、第1の絶縁膜4,電荷蓄積層,第2の絶縁膜3及び制御ゲート8を積層してなるメモリセルがマトリクス配置された半導体記憶装置において、電荷蓄積層は、絶縁膜5を介して2層の導電性膜6,7を積層することにより形成され、積層された各導電性膜7,8への選択的な電荷の授受により多値のデータを記憶することを特徴とする。
請求項（抜粋）：
半導体基板上に、第1の絶縁膜,電荷蓄積層,第2の絶縁膜及び制御ゲートを積層してなるメモリセルがマトリクス配置された半導体記憶装置において、前記電荷蓄積層は、絶縁膜を介して少なくとも2層の導電性膜を積層することにより形成され、積層された各導電性膜への選択的な電荷の授受により多値のデータを記憶することを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
